

FAKULTÄT FÜR
ELEKTROTECHNIK UND
INFORMATIONSTECHNIK



Symmetrierung der Ströme in vier parallelen Halbbrückenzeigen mit zeitlich versetzten Schaltflanken

Current Balancing in Four Parallel Half-Bridge Legs with
Staggered Switching

Wissenschaftliche Arbeit zur Erlangung des akademischen Grades
Diplom-Ingenieur

unter der Leitung von

Ao. Univ. Prof. Dipl.-Ing. Dr. techn. Johann Ertl
Projektassistent. Dipl. Ing. Thomas Fuchslueger

eingereicht an der Technischen Universität Wien Fakultät für
Elektrotechnik und Informationstechnik

von

Jürgen Wurzer B.Sc.
Matrikelnummer 0727206

Wien, am 24.10.2022

Vorwort

Aufgrund der besseren Lesbarkeit wurde in dieser Arbeit auf eine geschlechtsneutrale Formulierung verzichtet. Die von mir gewählte Schreibweise bezieht sich dabei gleichermaßen auf alle Geschlechter.

Ein herzliches Dankeschön gebührt meiner Familie und meiner Ehefrau Stefanie. Sie haben mir diesen Bildungsweg ermöglicht und mich immer unterstützt.

Danke an ALSTOM Transportation und Herrn Dr. techn. Markus Andreas Vogelsberger, der diese Arbeit unterstützte.

Ein besonderer Dank gebührt Herrn Ao. Univ. Prof. Dipl.-Ing. Dr. techn. Johann Ertl, der mir dieses Diplomarbeitsthema im Forschungsbereich Antriebe und Leistungselektronik ermöglicht und betreut hat.

Bei Herrn Dipl.-Ing. Thomas Fuchslueger möchte ich mich für die Ideenfindung bedanken. Diese Arbeit ist im Zuge der seiner Dissertation entstanden. Danke für die Unterstützung bei der Dimensionierung, den vielen gemeinsamen Labormessungen, Beantwortung meiner Fragen und der Dokumentation.

Kurzfassung

Durch die Forschung mit Siliziumkarbid-Halbleiterstrukturen ist es gelungen, Metall-Oxide-Semiconductor-Field-Effect-Transistors (MOSFETs) mit geringem Leitwiderstand für hohe Sperrspannungen zu erzeugen. Diese Ventile zeichnen sich durch eine hohe Schaltgeschwindigkeit aus resultierend in geringen Schaltverlusten. Die Leitverluste wiederum können durch Parallelschaltung mehrerer MOSFETs reduziert werden bzw. kann damit der maximale Ausgangsstrom des Konverterzweiges gesteigert werden. Durch Bauteiltoleranzen und unterschiedliche thermische Anbindung der Leistungshalbleiter an den Kühlkörper können sich in den parallelen Zweigen dabei allerdings unterschiedliche Teilströme einstellen. Die hohe Schaltgeschwindigkeit wiederum kann sich negativ auf Lebensdauer der an den Umrichter angeschlossenen Verbraucher auswirken. Bei Antrieben kann es beispielsweise zu einer Überlastung des Isolationssystems der Motorwicklungen und einer damit einhergehenden Reduktion der Lebensdauer kommen.

Im Zuge dieser Arbeit wird deshalb die Parallelschaltung von vier Silicon-Carbide (SiC)-Halbbrücken in Form eines Abwärtswandlers erprobt, wobei die einzelnen Halbbrücken geringfügig zeitlich versetzt geschaltet werden. Die Gesamt-Ausgangsspannung wird durch Addition der Teil-Halbbrückenspannungen mittels dreier Gegentaktdrosseln („Saugdrosseln“) gebildet, wobei zunächst jeweils zwei Zweige mit einer Drossel addiert werden und die Ausgangsspannungen dieser zwei Drosseln über eine dritte Gegentaktdrossel die Gesamtausgangsspannung bildet. Durch zeitlich versetztes Ansteuern der Halbbrücken wird in Kombination mit den Drosseln die Steilheit du/dt der Schaltflanke der Gesamt-Ausgangsspannung signifikant reduziert (prinzipiell auf den Wert $\frac{1}{4}$).

Unsymmetrische (d.h. ungleiche) Ströme in den einzelnen Halbbrücken-zweigen bzw. Drosseln können durch Kombinationen von hinsichtlich der Ausgangsspannung redundanten Schaltmustern ausgeglichen werden und die Strombelastung der einzelnen Zweige damit balanciert werden. Für die Auswahl der entsprechenden Schaltmuster müssen allerdings die Ströme der einzelnen Halbbrücken bzw. deren Differenzstrom gemessen werden. Ein Mikrocontroller wählt daraufhin anhand der gemessenen Zweigströme bzw. Zweigstromdifferenzen die optimale nächste Schaltfolge. Es werden zwei Methoden zur Erfassung der Ströme getestet. Durch den modularen Aufbau des Systems ist die Austauschbarkeit der Messschaltung, des Mikrocontrollers und der aus einem Vorgängerprojekt stammenden Halbbrücken

mit Gatetreibern und Zwischenkreiskondensatoren gewährleistet. Über das extern vorgegebene PWM-Signal kann der Mittelwert der Ausgangsspannung im Bereich 0...600V (600V maximale Zwischenkreisspannung) variiert werden. Der maximale Ausgangsstrom beträgt 40A, d.h. je 10A für die vier parallelen Zweige. Zum Testen der Strombalanzierung wurden Störungen in einem bzw. zwei Zweigen durch zusätzliche ohmsche Widerstände (Simulation verschiedener MOSFET-On-Widerstände) eingebracht, welche vom implementierten Regelverfahren erfolgreich geregelt wurden.

Schlüsselwörter: gestaffeltes Schalten von Brückenzweigen, aktive du/dt Reduktion, parallele Pulsumrichterzweige

Abstract

Successful research in the field of silicon carbide (SiC) semiconductor structures results in today's availability of Metal-Oxide-Semiconductor Field Effect Transistors (MOSFETs) showing low on-resistance at high blocking voltages. These devices are characterized by high switching speed resulting in low switching losses. The also low conduction losses, in turn, can be further reduced by connecting several MOSFETs in parallel, thus increasing the maximum output current of the converter branch. However, component tolerances and different thermal coupling of the power semiconductors to the heat sink can result in different partial currents in parallel half-bridge branches. The high switching speed, in turn, can have a negative effect on the service life of the loads connected to the converter. In drives, e.g., the insulation system of the motor windings can be overstressed with substantially life-time reduction.

In the course of this work, the parallel arrangement of four SiC half-bridges in a buck converter topology is analyzed, whereby the individual half-bridges are PWM operated at slight time shifts. The total output voltage is formed by adding up the partial half-bridge voltages by means of three common-mode chokes ("interphase transformers"). Initially the output voltages of two half-bridge legs are added (combined) with one choke, which is performed again for the residual two half-bridge legs. Afterwards, the output voltages of the first two chokes again are combined by the third common-mode choke. By driving the four half-bridges in a staggered PWM mode, the dv/dt of the switching edge of the total output voltage is significantly reduced by this concept to the ratio $\frac{1}{4}$.

Unbalanced (i.e. unequal) currents in the individual half-bridge branches/chokes can be balanced by combinations of switching patterns that are redundant with respect to the output voltage, but affecting the current in the individual branches. For choosing the appropriate switching patterns, however, the currents of the individual half-bridges (or their current differences) must be measured. A microcontroller then selects the optimal next switching sequence based on the measured branch currents. Two concepts for measuring the currents are tested. The modular design of the system ensures the interchangeability of the measurement circuit, microcontroller and the half-bridges with gate drivers and DC link capacitors originating from a previous project. The average value of the output voltage can be varied in the range 0...600V (600V maximum DC link voltage) via an externally specified PWM

signal. The maximum total output current is 40A, i.e. 10A each for the four parallel branches. To test the current balancing, disturbances in one or two branches have been introduced by additional ohmic resistors (simulating different MOSFET on-state resistances). The implemented current control scheme successfully balances the branch currents in case of such disturbances.

Key words: staggered PWM, active dv/dt reduction, parallel PWM converter branches

Inhaltsverzeichnis

1	Einleitung	1
2	Grundlagen	3
2.1	Vergleich von SiC-MOSFET, Si-IGBT und Si-MOSFET	3
2.2	Schaltvorgang eines MOSFET	6
2.3	Parallelschaltung von SiC MOSFETs	8
2.3.1	Verwendung von gekoppelten Drosseln	9
2.3.2	Stromaufteilung in den Zweigen und deren Regelung	11
2.3.3	Herleitung der Formeln für die Drosseln	13
2.3.4	Erweiterung auf vier Halbbrücken	14
2.3.5	Schaltmuster	16
3	Dimensionierung und Aufbau der Schaltung	21
3.1	Leistungseinheit	23
3.1.1	Vorhandene Schaltung	23
3.1.2	Drosseln	24
3.2	Mess- und Regeleinheit (Signaleinheit)	26
3.2.1	Auswahl eines geeigneten Mikrocontrollers	26
3.2.2	Strommessung	27
4	Auswertung der Messungen	35
4.1	Vermessung der Drosseln	35
4.1.1	Sättigungsstrom	36
4.1.2	Impedanzanalysen	38
4.2	Messung der Spannungsänderungsgeschwindigkeit du/dt	41
4.3	Ungestörte Messreihe	43
4.4	Störung in den Zweigen und Regelungsvarianten	44
4.4.1	Störung im Zweig $[a]$	46
4.4.2	Störungen in den Zweigen $[a]$ und $[b]$	49
4.5	Dynamik der Regelung	51
5	Zusammenfassung	53

6 Anhang	62
6.1 Schaltplan mit 4 Sensoren für Absolutstrommessung	62
6.2 Schaltplan mit 3 Sensoren für Differenzstrommessung	67
6.3 vorhandene Schaltung	71

1 Einleitung

In der Leistungselektronik sind der auf Silizium (Si) basierende MOSFET und der Insulated-Gate Bipolar Transistor (IGBT) weit verbreitet. Im unteren Spannungsbereich bis ca. 600 V Sperrspannung wird oft der Si-MOSFET verwendet. Dieser zeichnet sich unter anderem durch seine hohe Schaltgeschwindigkeit, die implementierte Inversdiode und die niederohmsche Durchlasscharakteristik aus. Ein großer Nachteil des ohmschen Verhaltens ist, dass der Widerstand $R_{DS,on}$ mit steigender Sperrspannung $U_{DS,BR}$ überquadratisch größer wird und in weiterer Folge die Verlustleistung steigt. Durch einen veränderten Halbleiteraufbau ist dieser Effekt beim IGBT nicht vorhanden und somit ist der IGBT für größere Sperrspannungen geeignet. IGBTs werden bis zu einer Sperrspannung von ca. 6,5 kV verwendet. Höhere Anforderungen werden durch den Thyristor abgedeckt ([1] Seite 112). Die veränderte Halbleiterstruktur führt aber zu negativen Eigenschaften. Die Schaltgeschwindigkeit des IGBT ist geringer als beim MOSFET (Tail-Current) und es tritt eine Schwellspannung U_{T0} in der Durchlass-Kennlinie auf. Letzteres führt bei niedrigem Strom zu einer Verschlechterung des Wirkungsgrades.

In der Forschung wurden die Eigenschaften von Halbleiterbauteilen mit Materialien wie Siliziumkarbid (SiC) oder Galliumnitrid (GaN) stetig verbessert. Auf Silicon-Carbide (SiC) basierende MOSFETs erreichen durch die erhöhte Durchbruchfeldstärke und die größere Bandlücke niedrigere $R_{DS,on}$ -Werte für höhere Sperrspannungen. SiC-MOSFETs ermöglichen eine hohe Schaltgeschwindigkeit mit geringen Verlusten in Sperrspannungsbereichen die zuvor von IGBTs abgedeckt werden.

Eine hohe Schaltgeschwindigkeit bedeutet auch eine schnelle Spannungs- $\frac{d_u}{dt}$ bzw. Stromänderungsgeschwindigkeit $\frac{d_i}{dt}$. Daraus resultieren unter anderem Probleme in der elektromagnetischen Verträglichkeit (EMV) (siehe [2] Seite 227ff). An Leitungsenden können durch Reflexion Überspannungen entstehen, welche zu Schäden an der Isolation von elektrischen Maschinen bzw. zu inhomogenen Spannungsverteilungen entlang der Wicklungen führen (siehe [3]). Zur Begrenzung des $\frac{d_u}{dt}$ werden oft passive Filter oder resonante Hilfszweige verwendet. Eine Verringerung der Schaltgeschwindigkeit von Halbleitern ist nur in einem gewissen Maße sinnvoll, damit die Verluste im Halbleiter ansteigen. Bei Umrichtern werden oft mehrere Halbbrücken parallel geschaltet, um den nötigen Strom pro Phase zu führen. Dieser

1 Einleitung

Umstand kann ebenfalls genutzt werden, um das $\frac{du}{dt}$ zu begrenzen. Die Halbbrücken werden dabei nicht direkt parallel geschaltet, sondern über Drosseln paarweise miteinander verbunden (siehe Abbildung 1.1). Zusätzlich werden die einzelnen Halbbrücken mittels Pulsweitenmodulation (PWM) minimal zeitversetzt ein- bzw. ausgeschaltet. Dadurch erreicht man am Ausgang einen treppenförmigen Verlauf mit vermindertem $\frac{du}{dt}$. Diese Schaltung wurde mit einer fest vorgegebenen Schaltreihenfolge in der Seminararbeit "Vier parallele SiC-Halbbrücken als Tiefsetzsteller" [4] realisiert. Durch diese Schaltung ist es nicht möglich, unterschiedliche Ströme in den einzelnen Halbbrücken auszugleichen. Im Zuge der Diplomarbeit soll dieses System mit einer Regelung erweitert werden, um Störungen in den einzelnen Zweigen auszugleichen. Für diese Regelung muss das System die einzelnen Zweigströme erfassen, auswerten und in weiterer Folge die Halbbrücken in verschiedenen Reihenfolgen ein- und ausschalten.




Abbildung 1.1: Zusammenschaltung von vier Halbbrücken unter Verwendung von drei Drosseln.

Das Kapitel "Grundlagen" vergleicht den Silicon-Carbide-Metall-Oxide-Semiconductor-Field-Effect-Transistor (SiC-MOSFET) mit anderen Halbleiterelementen und erläutert das Schaltungskonzept. Nach der Dimensionierung und dem Aufbau der Schaltung werden die Messergebnisse ausgewertet. Das Resümee geht auf die Erkenntnisse und Verbesserungsvorschläge ein.

2 Grundlagen

In der Leistungselektronik sind MOSFETs und IGBTs, die auf Si basieren an ihre physikalischen Grenzen gelangt. Das Streben nach höheren Schaltgeschwindigkeiten und geringeren Verlusten hat die Suche nach neuen leistungsfähigeren Halbleitermaterialien, als Ersatz von Si im letzten Jahrzehnt vorangetrieben. Bauteile, basierend auf SiC und GaN werden bereits von mehreren Herstellern für Anwendungen in der Leistungselektronik angeboten. Halbleiter, die auf Galliumarsenid (GaAs) basieren, werden meist in der Hochfrequenztechnik verwendet. SiC-MOSFETs sind bereits mit Sperrspannungen von > 1700 V erhältlich und könnten zukünftig den Si-IGBT in vielen Bereichen ersetzen. Bei SiC wird derzeit die Verbindung 4H-SiC verwendet. Weitere mögliche Verbindungen sind 3C-SiC und 6H-SiC [5].

In Tabelle 2.1 sind Eigenschaften von Halbleitermaterialien aufgelistet. Einige der wichtigsten Vorteile von SiC und GaN gegenüber Si und GaAs sind die hohe Durchbruchfeldstärke und die große Bandlücke. Die um ca. den Faktor 10 höhere Durchbruchfeldstärke erlaubt es, die Dotierung zu erhöhen und/oder die Driftschicht zu verkleinern. Dadurch ist es möglich SiC-MOSFETs zu produzieren, welche mit kleinem Durchlasswiderstand $R_{DS,on}$ und zugleich hohen Sperrspannungen U_{DS} überzeugen. Die größere Bandlücke erlaubt wesentlich höhere Betriebstemperaturen. Chiptemperaturen von 200 °C und mehr sind realisierbar.

2.1 Vergleich von SiC-MOSFET, Si-IGBT und Si-MOSFET

In diesem Abschnitt wird der in der Diplomarbeit verwendete SiC-MOSFET mit einem auf Si basierenden MOSFET bzw. IGBT verglichen. Der C2M0160120D [6] gehört zur zweiten Generation von SiC-MOSFETs von Cree Inc. und ist mit einem $R_{DS,on} = 160$ mΩ und $I_D = 19$ A im mittleren Leistungsbereich für TO-247 Gehäuse einzuordnen. Aktuell wird von Cree Inc. bereits die dritte Generation mit noch niedrigerem $R_{DS,on}/cm^2$ gefertigt. Um die Auswahl möglicher Vergleichsprodukte einzugrenzen, wurden folgende Kriterien herangezogen:

- 1200 V Sperrspannung ($U_{DS,BR}$)

2 Grundlagen

Eigenschaften	Si	4H-SiC	GaAs	GaN
Kristallstruktur	Diamant	Hexagonal	Zinkblende	Hexagonal
Bandlücke $[E_G] = 1 \text{ eV}$	1,12	3,26	1,43	3,5
Elektronenbeweglichkeit $[\mu_n] = 1 \text{ cm}^2/Vs$	1400	900	8500	1250
Löcherbeweglichkeit $[\mu_p] = 1 \text{ cm}^2/Vs$	600	100	400	200
Durchbruchfeldstärke $[E_B] = 1 \text{ MV/cm}$	0,3	3	0,4	3
thermische Leitfähigkeit $[\lambda_p] = 1 \text{ W/cmK}$	1,5	4,9	0,3	1,3
Sättigungsdriftgeschwindigkeit $[v_s] = 10^7 \text{ cm/s}$	1	2,7	2	2,7
relative dielektrische Zahl $[\epsilon_r] = 1$	11,8	9,7	12,8	9,5

Tabelle 2.1: Eigenschaften verschiedener Halbleitermaterialien [5].

- Drainstrom I_D bzw. Kollektorstrom I_C von mindestens 19 A bei $T_j = 25 \text{ }^\circ\text{C}$
- Gehäuse TO-247 oder gleichwertige Abmessungen
- IGBT mit integrierter Freilaufdiode

In Tabelle 2.2 werden einige Eigenschaften des SiC-MOSFET C2M0160120D [6], Si-MOSFET IXFX20N120P [7] und Si-IGBT IXYJ20N120C3D1 [8] gegenübergestellt. Beim IGBT gibt es den $R_{DS,on}$ -Widerstand in dieser Art nicht, da dieser ein Minoritätsträger-Bauelement ist und Elektronen-Loch-Paare bildet. Der MOSFET ist ein Majoritätsträger-Bauelement und kann diese nicht bilden (siehe [9], [10]). Der $R_{DS,on}$ -Widerstand des C2M0160120D ist wesentlich geringer als der des IXFX20N120P. Dieser Wert ist für die Verluste im leitenden Zustand verantwortlich ($P_v = I^2 * R_{DS,on}$). Der Si-MOSFET muss wegen des höheren Durchlasswiderstandes $R_{DS,on}$ eine bessere thermische Anbindung an sein Gehäuse haben, um die Verlustwärme abtransportieren zu können. Dies wird durch verwenden von besseren Materialien mit niedrigerem thermischen Widerstand $R_{th,JC}$ erreicht. Falls dies nicht möglich ist, muss mittels vergrößern der Chipfläche der $R_{DS,on}$ verkleinert werden.

Für das dynamische Verhalten sind hauptsächlich die Input- C_{iss} , Output- C_{oss} und Reverse-Transfer-Kapazität C_{rss} verantwortlich. Mit den folgenden Formeln werden

2 Grundlagen

Bezeichnung	Einheit	C2M0160120D	IXFX20N120P	IXYJ20N120C3D1
I_D / I_C	A	19	20	21
$R_{DS,on}$	m Ω	160	570	-
R_{thJC}	K/W	1	0,16	1,19
$V_{CE,sat}$	V	-	-	3,4
C_{iss} / C_{ies}	nF	0,525	11,1	1,11
C_{oss} / C_{oes}	pF	47	600	120
C_{rss} / C_{res}	pF	4	60	27
Q_{GS} / Q_{GE}	nC	7	74	9
Q_{GD} / Q_{GC}	nC	14	85	22
Q_G	nC	34	193	53
$t_{d(on)}$	ns	9	49	20
t_r	ns	11	45	29
$t_{d(off)}$	ns	16	72	90
t_f	ns	10	70	108

Tabelle 2.2: Vergleich zwischen SiC-MOSFET C2M0160120D [6], MOSFET IXFX20N120P [7] und IGBT IXYJ20N120C3D1 [8]. Achtung: Die Eigenschaften dieser Bauteile wurden durch unterschiedliche Testverfahren und Testbedingungen erfasst und sind deshalb nur bedingt vergleichbar (siehe Datenblätter der Hersteller).

die Kapazitäten auf die Werte aus dem Ersatzschaltbild (ESB) in Abbildung 2.1 umgerechnet werden.

$$C_{iss} = C_{GS} + C_{GD} \quad (2.1)$$

$$C_{oss} = C_{DS} + C_{GD}, \quad (2.2)$$

$$C_{rss} = C_{GD} \quad (2.3)$$

Die Gate-Drain-Kapazität C_{GD} wird auch Miller Kapazität genannt. Diese bestimmt mit dem Gate-Strom I_G das $\frac{du}{dt}$ der Drain-Source Spannung U_{DS} . Alle Kapazitäten sind spannungsabhängig und werden von der Drain-Source-Spannung U_{DS} beeinflusst. Deshalb werden oft die Ladungen bzw. die Schaltzeiten für den direkten Vergleich von verschiedenen Bauteilen verwendet. Die für einen Schaltvorgang nötige Gate-Ladung Q_G setzt sich aus der Gate-Source-Ladung Q_{GS} , der Gate-Drain-Ladung Q_{GD} und der Ladung für das Erreichen des Endwertes von U_{GS} zusammen (siehe Abbildung 2.2).

Die Einschaltzeit $t_{on} = t_{d(on)} + t_r$ und auch die Ausschaltzeit $t_{off} = t_{d(off)} + t_f$ des SiC-MOSFET sind wesentlich kürzer als bei den Vergleichstypen. Der IGBT schaltet schneller ein als der auf Si basierende MOSFET, aber durch den auftretenden Schweifstrom (tail current) ist der IGBT beim Ausschalten sehr langsam.

2.2 Schaltvorgang eines MOSFET

Für die Schaltung in Abbildung 2.1 wird der zugehörige Schaltvorgang eines MOSFET dargestellt in Abbildung 2.2. Vor dem Schalten fließt der Strom I über die Freilaufdiode D . Mit dem Einschalten von U_G werden die parallel liegenden Kapazitäten C_{GD} und C_{GS} über den Gate-Widerstand geladen. Wird die Threshold-Spannung U_T erreicht, beginnt der MOSFET den Strom i_D zu leiten. Die Diode sperrt sobald der Strom i_D auf den Wert I angestiegen ist. Nun fließt I_G direkt in C_{GD} und die Drain-Source-Spannung U_{DS} wird kleiner. Dieser Bereich wird Millerplateau genannt und wird durch die Ladung Q_{GD} bestimmt. Die Gate-Source-Spannung U_{GS} ist annähernd konstant, bis die Drain-Source-Spannung auf $U_{DS} = R_{DS,on} * I$ abgesunken ist. Sobald dieser Punkt erreicht ist, werden die Kapazitäten im Gate geladen bis $U_{GS} = U_G$ ist.




Abbildung 2.1: Schaltung zur Messung des Ein- und Ausschaltvorganges (a); ESB eines MOSFETs mit vernachlässigter Drain-Source-Kapazität C_{DS} (b)

Die bereits zuvor erwähnten kürzeren Schaltzeiten von SiC-MOSFETs ermöglichen z.B. bei Halbbrücken die Schaltfrequenz zu erhöhen und die Schutzzeit zwischen dem Umschalten der MOSFETs zu verringern. Höhere Schaltgeschwindigkeiten bedeuten aber auch sehr hohe $\frac{du}{dt}$ und $\frac{di}{dt}$ Werte. Bei Maschinen die durch einen Umrichter gespeist werden, muss die Schaltgeschwindigkeit aus folgenden Gründen begrenzt werden (siehe [2], [3], [11]):

- Überspannung durch Reflexion an der Motorzuleitung

2 Grundlagen




Abbildung 2.2: zeitlicher Verlauf des Ein- und Ausschaltvorganges eines MOSFETs. Das Millerplateau wird durch die Gate-Drain-Ladung Q_{GD} dargestellt. Die Schaltgeschwindigkeit kann durch den Gate-Strom I_G beeinflusst werden.

- Probleme in der elektromagnetische Verträglichkeit (EMV) durch Oberschwingungen und hohem $\frac{d_u}{d_t}$
- inhomogene Spannungsverteilung in den Wicklungen
- Spannungsbildung zwischen Welle und Gehäuse mit Ausgleichsströmen durch die Wellenlager (Lagerströme)

Diese Effekte können durch verschiedene Maßnahmen begrenzt werden, welche aber Nachteile mit sich bringen. Ohne grundlegende Schaltungsänderung kann ein größerer Gate-Widerstand verwendet werden. Dieser bewirkt ein langsames Durchschalten führt aber zu einer Erhöhung der Schaltverluste im SiC-MOSFET (siehe [6]). Passive Ausgangsfilter müssen für die verwendete Schaltfrequenz bzw. die dort fließenden Ausgangsströme ausgelegt werden und verbrauchen deswegen viel Bauraum. Zusätzlich benötigen Filter eine Dämpfung, um das Einschwingverhalten zu verbessern. Dieser ohmsche Widerstand erhöht jedoch wieder die Verluste im Filter. Ist das Design der Schaltung veränderbar, können andere Ansteuerungen der Leistungshalbleiter realisiert werden. In der Diplomarbeit "Aufbau eines Versuchmodells eines Auxiliary Resonant Commutated Pole Konverters mit SiC-MOSFETs" [11] wird eine Möglichkeit zur Begrenzung der Spannungsteilheit $\frac{d_u}{d_t}$ durch Verwendung eines resonanten Hilfszweiges gezeigt.

In der vorliegenden Diplomarbeit werden mit Hilfe von stromkompensierten Dros-

seln mehrere Halbbrückenzeige verbunden und mittels zeitlich versetzte Gate-Signale die Spannungssteilheit begrenzt.

2.3 Parallelschaltung von SiC MOSFETs

In leistungselektronischen Anwendungen werden oft mehrere MOSFET Chips parallel verschaltet, um den nötigen Strom transportieren zu können. Im Regelfall werden diese über ein gemeinsames Steuersignal ein- und ausgeschaltet.

In der vorliegenden Diplomarbeit werden vier parallele Halbbrücken nicht über ein Steuersignal gleichzeitig, sondern über zeitversetzte Signale angesteuert und die Ausgänge der Halbbrücken über ein Combiner-Netzwerk miteinander zu einem gemeinsamen Ausgang verbunden (siehe Abbildung 1.1). Die Drosseln bilden in Abhängigkeit vom Schaltzustand einen induktiven Spannungsteiler, welcher die Ausgangsspannung bestimmt. Dabei entsteht bei durch die zeitlich versetzte Schaltfolge beim Ein- und Ausschalten ein treppenförmiger Verlauf der Ausgangsspannung und das $\frac{d_u}{d_t}$ wird begrenzt. Ohne diese Spulen würden die Halbbrücken durch die zeitlich versetzten Steuersignale einen Kurzschluss schalten. Bei jeder Halbbrücke ist, je nach Schaltzustand, entweder der obere oder der untere SiC-MOSFET eingeschaltet. Während des Umschaltvorganges sind beide Leistungshalbleiter kurzzeitig im Sperrzustand. Diese Verriegelungszeit verhindert, dass beide gleichzeitig leiten und einen Kurzschluss verursachen. Für ein besseres Verständnis der Funktionsweise werden zuerst zwei parallele Halbbrücken (siehe Abbildung 2.3) betrachtet und folgend auf vier Halbbrücken erweitert (siehe Abbildung 1.1).




Abbildung 2.3: Vereinfachte Drosselschaltung mit zwei Halbbrücken. Z_L stellt eine ohmsch-induktive Last dar.

2.3.1 Verwendung von gekoppelten Drosseln

In Abbildung 2.4 sind zwei gekoppelte ideale Spulen mit den zugehörigen Gleichungen abgebildet. Diese können entweder über die Induktivitäten L_1, L_2, M oder über L_1, L_2 und den Kopplungsgrad k angegeben werden. Mit Hilfe dieser Spannungsgleichungen können die Ersatzinduktivitäten für eine Serienschaltung

$$L = L_{ab} = L_1 + L_2 + 2M \quad (2.4)$$

und für eine Parallelschaltung

$$L = \frac{L_1 L_2 - M^2}{L_1 + L_2 + 2M} \quad (2.5)$$

von gekoppelten Spulen aus Abbildung 2.5 berechnet werden. Wird in einem Zweig der obere und im anderem Zweig der untere MOSFET aktiviert, ist die Ersatzschaltung für in Reihe geschaltete Spulen, zwischen den Ausgängen der Zweige a und b anzuwenden. Die Parallelschaltung ist aktiv, wenn beide oberen oder unteren Halbleiter eingeschaltet sind (siehe Abbildung 2.5). Achtung: Die Stromrichtungen sind zwischen parallelen Drosseln in Abbildung 2.5 gegenläufig angenommen.




Abbildung 2.4: Zwei gekoppelte, ideale Spulen mit zugehörigen Gleichungen und dem Kopplungsgrad k .

Mit der Annahme, dass der Kopplungsgrad $k = 1$ und somit $M^2 = L_1 * L_2$ ist können die Gleichungen für die serielle und parallele Schaltung der Drosseln vereinfacht werden. Für die Serienschaltung wird $L = 4 * L_1$ und für die Parallelschaltung wird die Ersatzinduktivität $L = 0 H$. Dies bedeutet, dass die Ersatzinduktivität nach dem Ein- bzw. Ausschalten beider Halbbrücken keine weitere Auswirkung auf die am Ausgang befindliche Schaltung hat. Dadurch muss bei Auslegung der Drosseln der Ausgangsstrom i_x nicht weiter berücksichtigt werden und die Kerne können wesentlich kleiner dimensioniert werden.

2 Grundlagen




Abbildung 2.5: Ersatzinduktivität für Serien- und Parallelschaltung von gekoppelten Spulen

Mit Hilfe der Spannungen $u_a = u_x + u_1$ und $u_b = u_x - u_2$ aus Abbildung 2.4 wird

$$u_x = \frac{u_a + u_b}{2} - \frac{u_1 - u_2}{2} \quad (2.6)$$

ausgedrückt. Bei idealer Kopplung $k = 1$ ($L_1 = L_2 = M$) wird der Term $\frac{u_1 - u_2}{2} = 0$ und

$$u_x = \frac{(u_a + u_b)}{2}. \quad (2.7)$$

Bis jetzt ist der Zeitversatz beim Schalten der Halbbrücken noch nicht berücksichtigt. Mit Abbildung 2.6 wird das um die Zeit T_d versetzte Schalten von zwei Halbbrücken eingeführt. In Abbildung 2.3 ergeben sich durch das Einschalten des oberen SiC-MOSFETs im Zweig a folgende Spannungen $u_a = U_z$, $u_b = 0 \text{ V}$, die Differenzspannung $u_{ab} = U_z$ und die Ausgangsspannung $u_x = \frac{U_z}{2}$. Mit dem um T_d zeitversetzten Einschalten des oberen SiC-MOSFETs im Zweig b wird $u_b = U_z$, $u_{ab} = 0 \text{ V}$ und $u_x = U_z$. In Abbildung 2.6 ist der zugehörige Verlauf der Spannungen für den Ein- bzw. Ausschaltvorgang dargestellt. Gezeigt wird, dass jeder SiC-MOSFET die ganze Zwischenkreisspannung U_z in der Zeit t_r auf die zugehörige Drossel schaltet, jedoch steigt die Ausgangsspannung u_x in der Zeit T_d jeweils nur um $\frac{U_z}{2}$. Daraus folgt eine Ausgangsspannung in Treppenform und das $\frac{du}{dt}$ ist am Ausgang x nur halb so groß wie am Ausgang einer einzelnen Halbbrücke.

Die Spannung u_{ab} verursacht einen Fluss im Combiner und der Strom im Zweig [a] ist nach dem Einschalten beider Halbbrücken größer als im Zweig [b]. Im Schaltmuster in Abbildung 2.6 wird beim Ausschalten zuerst der Zweig [a] und dann der Zweig [b] ausgeschaltet. Dadurch ist der Mittelwert von $\bar{u}_{ab} = 0$ und der Fluss im Kern ein reines Wechselsignal und die Ströme sind wieder gleich.

2 Grundlagen




Abbildung 2.6: Schaltvorgang von zwei Halbbrücken. u_{ab} stellt den Spannungsabfall an der Saugdrossel dar.

Wird jedoch der Zweig [b] um die Zeit T_d früher ausgeschaltet als der Zweig [a], so ist die Spannung $\bar{u}_{ab} > 0$ und der Fluss im Kern nicht mehr mittelwertfrei. In umgekehrter Reihenfolge, Zweig [a] wird später ein- und früher ausgeschaltet, so ist $\bar{u}_{ab} < 0$. Liegt eines der beiden Muster dauerhaft an, steigt auch der Differenzstrom.

2.3.2 Stromaufteilung in den Zweigen und deren Regelung

Im realen Betrieb kann es durch zeitliche Schwankungen bei der Ansteuerung der beiden Zweige bzw. durch unterschiedliche $R_{DS,on}$ zu einer unsymmetrischen Aufteilung der Ströme \bar{i}_a und \bar{i}_b kommen. Der $R_{DS,on}$ eines MOSFET wirkt durch seinen positiven Temperaturkoeffizienten zwar stabilisierend. Dies funktioniert aber nur bei kleinen Störungen und wird durch zeitliche Fehler beim Schalten zusätzlich beeinflusst.

Eine Regelung durch Variation der Ein- bzw. Ausschaltreihenfolge der einzelnen Halbbrücken vermindert die ungleiche Stromaufteilung. Abbildung 2.7(b) stellt den Schaltvorgang für die Kompensation von $i_a < i_b$ dar. Zweig [a] wird hier zuerst eingeschaltet und als letzter ausgeschaltet. Dadurch wird der Mittelwert der Spannung $\bar{u}_{ab} > 0$ und die Differenz der Zweigströme verkleinert sich. Für den Fall $i_a > i_b$ ist die Reihenfolge 2.7(c) zu wählen. Ist keine Störung vorhanden, wird der Schaltvorgang 2.7(a) angewendet, weil dieser keine Kompensationseigenschaften hat. Der Verlauf der Ausgangsspannung ist bei den drei Varianten unverändert, da weder

die Verzögerungszeit T_d noch die Gesamtschaltdauer verändert werden.




Abbildung 2.7: Schaltvorgang für gleich große Ströme (a); Schaltvorgang für Kompensation von $i_a < i_b$ (b); Schaltvorgang für Kompensation von $i_a > i_b$ (c).

Für die Regelung ist eine Messung der Ströme i_a und i_b notwendig. Die Messung geschieht kurz vor dem Schaltereignis, damit diese nicht durch die Auswirkung des vorhergehenden Schaltens verfälscht wird. Eine mögliche Lösung ist, die Messung mit den Schaltflanken des allgemeinen PWM Steuersignales für Halbbrücken zu verbinden (siehe Abbildung 2.8). Dabei werden die Ströme über einen Komparator verglichen und das Ergebnis über ein taktflankengesteuertes Flip-Flop an eine Auswerteelektronik weitergeleitet. Diese entscheidet welche Schaltfolge an die Halbbrücken angelegt wird.




Abbildung 2.8: Darstellung des Grundprinzips der Stromregelung.

2.3.3 Herleitung der Formeln für die Drosseln

Bis jetzt wurde nur die Drossel im Bezug zum aktuellen Schaltzustand betrachtet, jedoch nicht deren Auslegung. Entscheidende Kennwerte für die Wahl eines Kerns sind:

- Sättigungsflussdichte B_{sat}
- Querschnittsfläche A
- Länge des Kernmaterials l_{Fe}
- Bauform bzw. zur Verfügung stehender Platz für die Wicklung
- empfohlener Frequenzbereich, um Verluste zu minimieren

Die im Kern auftretende Flussdichte B_{ges} setzt sich aus zwei Flussdichten zusammen. Der durch einen Fehler bzw. eine Abweichung entstehende Differenzstrom I_{ab} zwischen den Drosseln bildet den Fluss Φ_0 bzw. Flussdichte B_0 . Zuvor wurde bereits erläutert, dass durch das zeitversetzte Schalten eine Differenzspannung u_{ab} an der Drossel entsteht. Diese Spannung führt zu dem Fluss $\Delta\Phi$ bzw. Flussdichte ΔB . Die Gesamtflussdichte B_{ges} darf nicht die Sättigungsflussdichte B_{sat} des Kerns überschreiten. Im unregelmäßigen Betrieb muss bei der Auslegung der Drossel der Fehlerstrom I_{ab} berücksichtigt werden. Es wird dabei ein Schaltmuster gewählt bei dem $\Delta B = 0$ T ist. Bei der Regelung wird die Flussdichte ΔB verwendet um der Flussdichte B_0 entgegen zu wirken.

Für die Dimensionierung werden aus den Grundlagen der Durchflutungssatz $V(\partial\mathcal{A}) = I(\mathcal{A})$, das Induktionsgesetz $U(\partial\mathcal{A}) = \dot{\Psi}(\mathcal{A})$ und die Materialbeziehungen $B = \mu_0 * \mu_r * H$ benötigt. Wendet man den Durchflutungssatz an dem in Abbildung 2.9 skizzierten E-Kern an erhält man

$$\frac{N}{2} * I_a - \frac{N}{2} * I_b = H_L * l_L + H_{Fe} * l_{Fe}. \quad (2.8)$$

Mit Hilfe der Materialbeziehungen werden die Feldstärken H_L und H_{Fe} durch die Flussdichte B ersetzt. Die Ströme I_a und I_b werden zum Differenzstrom $I_{ab} = I_a - I_b$ zusammengefasst. Da der Kern nicht in Sättigung sein soll, entspricht die Flussdichte im Luftspalt $B_L = B_{Fe}$ und wird zu

$$B_0 = \frac{N * I_{ab} * \mu_0 * \mu_r}{2 * (l_{Fe} + l_L * \mu_r)} \quad (2.9)$$

umformuliert. Aus dem Induktionsgesetz folgt

$$\Delta B = \frac{U_z * n * T_d}{N * A}. \quad (2.10)$$

Die beiden Gleichungen zeigen mehrere Möglichkeiten die Flussdichte zu beeinflussen z.B.: durch Luftspatlänge l_L und Windungsanzahl N . Zu beachten ist, dass sich die genannten Beispiele negativ auf die Induktivität

$$L = \frac{N^2 * \mu_0 * A}{l_L} \quad (2.11)$$

der Drossel auswirken.




Abbildung 2.9: Combiner als E-Kern mit Luftspalt.

2.3.4 Erweiterung auf vier Halbbrücken




Abbildung 2.10: Zusammenschaltung von vier Halbbrücken unter Verwendung von drei Drosseln

Halbbrücken lassen sich nach der Funktion 2^n (n Anzahl der Halbbrücken) parallel schalten. Die Ausgänge werden über eine baumartige Struktur von gekoppelten

2 Grundlagen

Drosselpaaren ($2^n - 1$) miteinander verbunden. Mit steigender Anzahl an Halbbrücken erhöht sich bei richtiger Wahl der Schaltreihenfolge der treppenförmige Verlauf der Ein- bzw. Ausgangsspannung auf n Stufen und das $\frac{d u}{d t}$ verkleinert sich mit $1/n$. Bei n Halbbrücken gibt es 2^n Schaltzustände. Diese dürfen aber nicht in beliebiger Reihenfolge geschaltet werden, da sonst die Treppenform der Ausgangsspannung u_A zerstört wird. Es ergeben sich $n!$ mögliche Wege, um den treppenförmigen Verlauf zu erhalten.

Implementiert man statt einer fest vorgegebenen Schaltreihenfolge eine Regelung, so steigt auch der Aufwand für eine korrekte Messung der Ströme und für die Wahl der richtigen Schaltreihenfolge. Zwei bis acht parallele Halbbrücken sind je nach Anwendung sinnvoll verwendbar.

Im Zuge eines Vertiefungsprojektes wurde bereits ein Abwärtswandler (Buck Converter) mit vier parallelen SiC-MOSFET Halbbrücken aufgebaut [4]. Über eine Zusatzplatine konnte eine nicht veränderbare Schaltreihenfolge an die Halbbrücken angelegt werden. Die von der Seminararbeit bestehende Halbbrückenschaltung dient als Grundlage für diese Diplomarbeit. In Tabelle 2.3 sind die 16 möglichen Zustände für die vier Halbbrücken dargestellt. Die Spalten d, c, b und a geben an, ob der obere oder der untere SiC-MOSFET des jeweiligen Zweiges leitend ist. Eine eins bedeutet der obere MOSFET ist eingeschalten und der untere sperrt bzw. für 0 gilt der umgekehrte Schaltzustand. Die Spalten $\frac{U_{ab}}{U_z}$, $\frac{U_{cb}}{U_z}$ und $\frac{U_{ca}}{U_z}$ stellen den Spannungsabfall zwischen den Drosseln L_a und L_b bzw. den anderen beiden Paaren dar. Die darin eingetragenen Werte sind bezogen auf U_z .

Zustand	d	c	b	a	$\frac{U_{ab}}{U_z}$	$\frac{U_{cd}}{U_z}$	$\frac{U_{xy}}{U_z}$
0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	0,5
2	0	0	1	0	-1	0	0,5
4	0	1	0	0	0	1	-0,5
8	1	0	0	0	0	-1	-0,5
3	0	0	1	1	0	0	1
5	0	1	0	1	1	1	0
6	0	1	1	0	-1	1	0
9	1	0	0	1	1	-1	0
10	1	0	1	0	-1	-1	0
12	1	1	0	0	0	0	-1
7	0	1	1	1	0	1	0,5
11	1	0	1	1	0	-1	0,5
13	1	1	0	1	1	0	-0,5
14	1	1	1	0	-1	0	-0,5
15	1	1	1	1	0	0	0

Tabelle 2.3: Auflistung der möglichen Schaltzustände für 4 Halbbrücken (a, b, c und d). $\frac{U_{ab}}{U_z}$, $\frac{U_{cd}}{U_z}$ und $\frac{U_{xy}}{U_z}$ sind die Differenzspannungen zwischen den Drosseln bezogen auf die Zwischenkreisspannung U_z . Die Zustände sind aufsteigend nach der Anzahl eingeschalteter oberer Halbbrücken aufgelistet.

2.3.5 Schaltmuster

Abbildung 2.11 skizziert die Spannungsverläufe für die Reihenfolge der Zustände 1,3,7 und 15 aus 2.3 für das Ein- bzw. umgekehrt für das Ausschalten. Die Einschaltdauer ΔT kann im Gegensatz zur Verzögerungszeit T_d und der Risetime t_r im Betrieb verändert werden. t_r stellt die Zeit für das Durchschalten des SiC-MOSFET dar. Am Ausgang beträgt das $\frac{du}{dt}$ durch die 4 Stufen nur mehr ein $\frac{1}{4}$ vom $\frac{du}{dt}$ einer Halbbrücke. Bei einem Zustandswechsel darf immer nur eine Halbbrücke geschaltet werden, um den treppenförmigen Verlauf der Ausgangsspannung u_x zu realisieren. Die sich daraus ergebenden 24 möglichen Wege sind in Abbildung 2.12 als Zustandsdiagramm dargestellt. Die Wege können sowohl für das Ein- bzw. in umgekehrter Reihenfolge das Ausschalten gewählt werden.

In Tabelle 2.4 sind zusätzlich zu den Wegen, die zu den Drosselpaaren zugehörigen Spannungs-Zeit-Flächen in den rechten drei Spalten angeben. Die Produkte aus der an den Drosseln anliegenden Differenzspannungen (U_{ab} , U_{cd} , U_{xy}) und der

2 Grundlagen




Abbildung 2.11: Verlauf der einzelnen Ausgangsspannungen der Halbbrücken und der Summenspannung u_L für die Schaltfolge der Zustände 1, 3, 7 und 15 für das Ein- bzw. in umgekehrter Reihenfolge das Ausschalten.

Dauer variieren je nach gewähltem Schaltmuster. Bei genauerer Betrachtung erkennt man, dass sich bei Vernachlässigung der Vorzeichen die Spannungs-Zeit-Flächen in drei Gruppen zu je acht Wegen zusammenfassen lassen. Abbildung 2.13 stellt die Spannungsverläufe der drei Gruppen und deren zugehörigen Flächen dar. Die Spannungsverläufe aus Abbildung 2.13(a) entstehen z.B. aus dem Schaltmuster von Abbildung 2.11. Die Flächen sind entscheidend für die Auslegung der Drosseln, denn sie stellen den magnetischen Fluss im Kern beim Schalten dar. Je größer die Spannungs-Zeit-Fläche desto mehr Fluss muss der Kern führen. Dies hat zur Folge, dass der Kern eine größere Querschnittsfläche und/oder Sättigungsflussdichte haben muss und somit teurer in der Produktion wird bzw. mehr Platz verbraucht. Nachdem die Zwischenkreisspannung im Normalfall vorgeben ist, können für die Dimensionierung der Drosseln zwei Parameter entscheidend verändert werden. Die Verzögerungszeit T_d kann bis zur Risetime t_r verkleinert werden. Der andere Ansatz, ist die Begrenzung der möglichen Schaltmuster. Beide Eingriffe haben aber zur Folge, dass der kompensierbare Fehler kleiner ist, weil entweder T_d kleiner ist oder das benötigte Schaltmuster zur Kompensation fehlt.

Für eine einfache Regelung reicht die Nutzung von einer der drei Gruppen. Verwendet man nur die Wege, die die Spannungsverläufe wie in Abbildung 2.13(a) produzieren, so können die ersten Drosselpaare $[ab]$ und $[cd]$ verkleinert werden.




Abbildung 2.12: Zustandsdiagramm der möglichen Wege für vier Halbbrücken. Die Zahlen stellen die Schaltzustände aus Tabelle 2.3 dar.

Das Drosselpaar $[xy]$ muss auf Grund der größeren Spannungs-Zeit-Fläche und des doppelten Stroms anders dimensioniert werden. Bei den Wegen von Abbildung 2.13(b) ist eine vereinfachte Regelung ebenfalls anwendbar und erleichtert die Auslegung der Drossel $[xy]$ gegenüber 2.13(a). Die Variante aus Punkt 2.13(c) stellt einen Sonderfall dar und sollte nicht als Regelung verwendet werden. Im Fall, dass eine Störung im $[x]$ oder $[y]$ Zweig entsteht (z.B. gleichzeitige Störung im $[a]$ und $[b]$ Zweig), ist dieser Fehler nicht korrigierbar, weil sich die Spannungszeitflächen aufheben. Die Drosseln $[ab]$ und $[cd]$ müssen für die maximal mögliche Spannungszeitfläche dimensioniert werden und können in einem dieser Zweige einen größeren Fehler ausgleichen.




Abbildung 2.13: Darstellung der möglichen Spannungsverläufe an den drei Drosseln für eine Periode. Die drei gezeigten Wege haben im Mittel keinen Gleichanteil.

Weg	Zustände von 0...15					$\sum ab$	$\sum cd$	$\sum xy$	Regelung Variante
1	0	1	3	7	15	1	1	2	A
2	0	1	3	11	15	1	-1	2	A
3	0	1	5	7	15	2	2	1	B
4	0	1	5	13	15	3	1	0	C
5	0	1	9	11	15	2	-2	1	B
6	0	1	9	13	15	3	-1	0	C
7	0	2	3	7	15	-1	1	2	A
8	0	2	3	11	15	-1	-1	2	A
9	0	2	6	7	15	-2	2	1	B
10	0	2	6	14	15	-3	1	0	C
11	0	2	10	11	15	-2	-2	1	B
12	0	2	10	14	15	-3	-1	0	C
13	0	4	5	7	15	1	3	0	C
14	0	4	5	13	15	2	2	-1	B
15	0	4	6	7	15	-1	3	0	C
16	0	4	6	14	15	-2	2	1	B
17	0	4	12	13	15	1	1	-2	A
18	0	4	12	14	15	-1	1	-2	A
19	0	8	9	11	15	1	-3	0	C
20	0	8	9	13	15	2	-2	-1	B
21	0	8	10	11	15	-1	-3	0	C
22	0	8	10	14	15	-2	-2	-1	B
23	0	8	12	13	15	1	-1	-2	A
24	0	8	12	14	15	-1	-1	-2	A

Tabelle 2.4: Zustandstabelle für vier Halbbrücken. Es gibt 24 mögliche Wege, um eine Treppenförmige Ausgangsspannung zu erreichen. Die durch Wahl der Schaltfolge entstehenden Spannungszeitflächen sind in den Spalten $\sum ab$, $\sum cd$ und $\sum xy$ dargestellt. Die Werte sind normiert auf das Produkt der Zwischenkreisspannung U_z und der Verzögerungszeit T_d .

3 Dimensionierung und Aufbau der Schaltung

Die einzelnen Hardwarefunktionsblöcke der Diplomarbeit lassen sich in die Hauptgruppen Leistungs- und Signaleinheit zusammenfassen (siehe Abbildung 3.1). Letztere ist zum Schutz vor Überspannung bei der Strommessung und der Ansteuerung der Halbbrücken galvanisch getrennt von der Leistungseinheit.

Die gelb hinterlegten Funktionsblöcke sind Komponenten, die im Zuge der Diplomarbeit entwickelt wurden. Bei weißen Funktionsblöcken handelt es sich um vorhandene Komponenten bzw. um die zur Verfügung gestellten Steuersignale und Netzgeräte.




Abbildung 3.1: Übersicht der einzelnen Hardware Funktionsblöcke.

Für die Auslegung der Schaltung wurden einige Anforderungen festgelegt:

- Die Schaltung muss mit Zwischenkreisspannung von 600 V betrieben werden.
- Ein Ausgangsstrom von 30 A bis 40 A muss möglich sein.
- Die Verzögerungszeit T_d darf zwischen zwei Halbbrücken maximal 100 ns betragen.

3 Dimensionierung und Aufbau der Schaltung

- Ein externes PWM-Signal wird für die Vorgabe der Einschaltdauer zur Verfügung gestellt. Die Frequenz des Ausgangssignales soll ca. 2 kHz betragen.
- Die Versorgung der Mess- und Regeleinheit wird durch ein zusätzliches Netzgerät ermöglicht.
- Die Regelung der Schaltzustände kann durch eine diskrete Schaltung oder über einen Mikrocontroller erfolgen.
- Für Funktionstests soll die Auswahl der möglichen Wege begrenzt sein.
- Die Schaltung muss für das Testen der Regelung mit künstlichen Störungen erweiterbar sein.
- Die bestehende Schaltung (Halbbrücken mit Zwischenkreis und Gatetreibern) muss wiederverwendet werden.
- Der Aufbau soll auf dem freien Platz am vorhandenen Kühlkörper angebracht werden.

Ein Teil der zuvor genannten Anforderungen ist durch die Eigenschaften der bereits vorhandenen Komponenten vorgegeben. Als Beispiel dient hier die Zwischenkreisspannung von 600 V. Diese wird durch zwei in Serie geschaltete Netzgeräte erzeugt. Es besteht die Möglichkeit, noch ein weiteres Netzgerät zu verwenden, aber die Zwischenkreiskondensatoren sind in Serie verbaut und haben jeweils eine maximale Spannungsfestigkeit von 400 V. Im Betrieb können kurze Überspannungsimpulse an den MOSFETs durch die Kombination von parasitären Induktivitäten mit dem schnellen Schalten auftreten. Das und die Gefahr einer ungleichen Spannungsaufteilung an den Kondensatoren durch unterschiedliche Kapazitätswerte haben zur Begrenzung der Spannung auf 600 V geführt.

Die Strombegrenzung von maximal 40 A dient als Grundlage für die Auslegung der Strommessung, des Drahtdurchmessers für die Drosseln und der Leiterbahnbreite auf der Platine.

Die Regelung der Schaltmuster und deren Begrenzung auf eine mögliche Gruppe von Schaltmustern, ist mit einem Mikrocontroller wesentlich einfacher zu realisieren als durch eine diskrete Schaltung. Zur Kontrolle wurden ein paar Testschaltungen aufgebaut, um festzustellen ob ein Aufbau ohne Mikrocontroller möglich wäre.

Beim ersten Ansatz wurden die Ströme, die durch ein Drosselpaar fließen gemessen und in Spannungswerte umgewandelt. Diese wurden verglichen und je nach Ergebnis eine positive oder negative Spannung ausgegeben. Die Spannung der Dros-

sel $[xy]$ wurde zu einem vorgegebenen Pegel addiert und dann mit dem Ergebnis von der Drossel $[ab]$ addiert bzw. subtrahiert. Die erhaltenen zwei Ergebnisse wurden jeweils mit einem Dreiecksignal durch Komparatoren verglichen. Am Ausgang der Komparatoren entstanden Rechtecksignale, die um T_d zeitlich versetzt waren und das Steuersignal für die Halbbrückenarme $[a]$ und $[b]$ darstellten. Für die Generierung der Schaltzustände für die Zweige $[c]$ und $[d]$ wurde zuerst die Spannung der $[xy]$ Drossel von dem vorgegebenen Pegel abgezogen. Über den vorgegebenen Pegel verändert man die Einschaltzeit ΔT . Diese Regelung verwendet eine der drei möglichen Gruppen. Die darin enthaltenen Wege führen zu Spannungsverläufen wie in Abbildung 3.1(a). Abgesehen von der Begrenzung der Regelung wurde noch ein weiterer schwerwiegender Nachteil festgestellt. Der verwendete Komparator hat eine typische Input-Offset-Voltage V_{IO} von 2 mV. Bei einem Dreiecksignal mit 2 kHz und einer Spitzenspannung von 10 V beträgt der Spannungsunterschied 4 mV, um 100 ns Verzögerung zwischen den PWM Signalen für die Halbbrücken zu erreichen. Die Zeit zwischen den einzelnen Schaltflanken kann bis zu 50 ns schwanken und in weiterer Folge Fehler in den einzelnen Zweigen nicht mit gleicher Qualität kompensieren.

3.1 Leistungseinheit

Die Leistungseinheit aus Abbildung 3.1 setzt sich aus dem bereits vorhandenen Komponenten, den neu dimensionierten Drosseln, den Stromsensoren und der Last zusammen. Diese besteht aus einer Drossel, einem Kondensator, einem verstellbaren Lastwiderstand und stellt mit den Halbbrücken einen Buck-Converter dar. Der Aufbau eines Tiefsetzstellers scheint auf den ersten Blick nicht relevant, doch beinhaltet dieser einige interessante Eigenschaften. Die Netzgeräte müssen bei kleinen Tastverhältnissen keine großen Leistungen liefern und werden dadurch nur gering belastet. Die wichtigere Eigenschaft ist die induktive Belastung der Halbbrücken, die durch die Glättungsinduktivität verursacht wird. Einerseits begrenzt diese die Stromänderung d_i/d_t , andererseits belastet sie die unteren MOSFETs. Sobald die oberen MOSFETs abschalten, "treibt" die Drossel den Strom über die Freilaufdiode bzw. nach dem Einschalten auch über den Drain-Source Kanal der unteren MOSFETs der Brückenarme.

3.1.1 Vorhandene Schaltung

In der Seminararbeit "Vier parallele SiC-Halbbrücken als Tiefsetzsteller" [4] wurde eine unregulierte Version dieses Schaltprinzips entwickelt. Dieser erste Aufbau bestand aus drei Platinen. Der Zwischenkreis und die Halbbrücken sind gemeinsam

auf einer Platine am Kühlkörper montiert. Orthogonal zu den MOSFETs ist eine Printed Circuit Board (PCB) mit den Gatetreibern platziert. Die Drosseln wurden auf der freien Fläche am Kühlkörper montiert. Die Steuerplatine wurde neben dem Kühlkörper platziert und konnte ein voreingestelltes Schaltmuster an die Gatetreiber senden. Für die Seminararbeit wurden fertige Drosseln verwendet. Im Zuge dieser Diplomarbeit sollen diese durch kleinere ersetzt und gemeinsam mit der neuen Signaleinheit auf dem Kühlkörper platziert werden. Die Platine mit den Gatetreibern und die mit den Halbbrücken müssen wieder verwendet werden. Im Anhang 6.3 ist ein Teilauszug von Schaltplänen der Seminararbeit [4] hinterlegt. Diese beinhalten den Zwischenkreis mit MOSFETs und die Ansteuerung von einer der vier identischen Halbbrücken.

3.1.2 Drosseln

In den Grundlagen wurden bereits allgemein Gleichungen für die Auslegung einer Drossel hergeleitet (siehe Gleichungen 2.9, 2.10). Durch Variation von einigen Parametern wie Luftspalt, Kernmaterial und Windungszahl wird versucht, einen kleinen Kern für alle drei Drosseln mit möglichst hohem Füllfaktor zu finden. Die Dimensionierung erfolgt jeweils für die Drossel $[ab]$ und $[xy]$. Der Combiner $[cd]$ hat die gleiche Anzahl an Windungen wie Drossel $[ab]$. Es gibt zwei Gründe für die unterschiedliche Auslegung der Drosseln. Die Wicklung des Combinder $[xy]$ bildet den Summenstrom von $[ab]$ und $[cd]$ und muss für eine höhere Stromtragfähigkeit ausgelegt werden. Des Weiteren sind die möglichen Spannungszeitflächen zwischen $[ab]$, $[cd]$ und $[xy]$ unterschiedlich siehe Tabelle 2.4 Spalte $\sum ab$, $\sum cd$ und $\sum xy$.

Als Kernmaterial wird ein E-Kern von TDK/EPCOS EFD 25/13/9 N27 (siehe [12]) gewählt. Dieser besitzt keinen Luftspalt und weist einen nominalen A_L -Wert von $A_L = 2000 \text{ nH}/\text{Windung}^2$ und eine Permeabilitätszahl von $\mu_r = 1560$ auf. Die mittlere Kernlänge beträgt $l_{Fe} = 57 \text{ mm}$ und die Kernfläche $A = 58 \text{ mm}^2$. Der Entfall des Luftspalts ändert die Gleichung 2.9 für die Flussdichte B_0 hervorgerufen durch den Fehlerstrom zu

$$B_0 = \frac{N * I_{ab} * \mu_0 * \mu_r}{2 * l_{Fe}} \quad (3.1)$$

Die Formel zur Berechnung der Flussdichte ΔB zur Kompensation des Fehlerstromes bleibt unverändert.

$$\Delta B = \frac{U_z * n * T_d}{N * A} \quad (3.2)$$

Durch gleichsetzen von $B_0 = \Delta B$ kann die Windungszahl N bestimmt werden.

$$N = \frac{l_{Fe} * \sqrt{\frac{2 * I_{ab} * \mu_0 * \mu_r * A * U_z * n * T_d}{l_{Fe}}}}{I_{ab} * \mu_0 * \mu_r * A} \quad (3.3)$$

3 Dimensionierung und Aufbau der Schaltung

Die Windungszahl N entspricht der gesamten Windungszahl des Combiner. Für die Auslegung wird ein maximaler Fehlerstrom von $I_{ab} = 0,25 A$ und die größte mögliche Spannungszeitfläche für $n = 3$ und $T_d = 100 ns$ gewählt. Mit den Parametern ergibt sich eine Windungszahl von ca. $N = 26$ für die Drosseln $[ab]$ und $[cd]$. Die Berechnung für den Combiner $[xy]$ mit $n = 2$ und einen erlaubten Fehlerstrom von $I_{xy} = 2 * I_{ab} = 0,5 A$ ergibt ca. $N = 15$ Windungen. Für die Drosseln $[ab]$, $[cd]$ werden 20 Windungen und für $[xy]$ 12 Windungen gewählt. Mit der Gleichung 3.4 können die Induktivitäten der Drosseln $[ab]$, $[cd]$ bzw. $[xy]$ bestimmt werden. Setzt man statt N^2 die halbe Windungszahl $(\frac{N}{2})^2$ ein, können die einzelnen Induktivitäten L_a bis L_y bestimmt werden.

$$L = \frac{N^2 * \mu_0 * \mu_r * A}{l_{Fe}} = A_L * N^2 \quad (3.4)$$

Drossel	Induktivität
-	$[\mu H]$
L_a, L_b, L_c, L_d	200
L_{ab}, L_{cd}	800
L_x, L_y	72
L_{xy}	288

Tabelle 3.1: Berechnete Induktivitäten aus den Datenblattangaben und gewählter Windungszahl

Im Aufbau für die Diplomarbeit werden die Wicklungen räumlich getrennt auf dem Spulenkörper angebracht und zusätzlich isoliert, um das Risiko von Kurzschlüssen zwischen den Wicklungen zu reduzieren.




Abbildung 3.2: Combiner ohne Luftspalt.

3.2 Mess- und Regeleinheit (Signaleinheit)

Im Zuge der Diplomarbeit wurden zwei unterschiedliche Sensoren und Methoden für die Strommessung verwendet. Ein System misst die Ströme der einzelnen Halbbrücken, das zweite erfasst nur den Differenzstrom in den gekoppelten Spulen.

3.2.1 Auswahl eines geeigneten Mikrocontrollers

Bei der Auswahl eines Mikrocontrollers werden zwei Anforderungen betrachtet. Die Microcontroller-Unit (MCU) muss vier zeitlich versetzte Ansteuersignale für die Halbbrücken erzeugen. Die Verzögerungszeit T_d soll nach den ersten Messungen mit ca. 100 ns auf 50 ns verkleinert werden. Die benötigte Sperrverzögerungszeit zwischen den MOSFETs jeder Halbbrücke wird mit mehreren Schmitt-Trigger Gattern auf der Strommessplatine aufgebaut. Für die Sperrverzögerungszeit wird eine Zeit von 350 ns eingestellt (siehe Abbildung 3.3). Um den Schaltungs- und Softwareaufwand im Bereich der Strommessung zu vereinfachen, wird der im Mikrocontroller integrierte Analog Digital Converter (ADC) verwendet.

Für einen Vergleich der Eigenschaften werden MCUs der Hersteller Microchip (Atmel AVR) und Texas Instruments herangezogen. Produkte beider Hersteller wurden zuvor in Projekten der Universität oder bei meinem Arbeitgeber verwendet.




Abbildung 3.3: Die Sperrverzögerungszeit zwischen Wechsel von High- zu Lowside Gate Signal beträgt ca. 350 ns.

Der ATmega328 von Microchip ist ein einfacher 8 Bit Mikrocontroller mit einem 10 Bit ADC und einer maximalen Abtastrate von 15 kSPS. Die Abarbeitung der Assembler Befehle (Set-Bit-In, Clear-Bit-In) zum Setzen oder Rücksetzen eines Pins

benötigen jeweils 2 Taktzyklen (siehe [13]). Bei maximaler Taktfrequenz von 20 MHz kann dieser eine minimale Verzögerungszeit T_d von 100 ns erreichen und liegt somit außerhalb der gewünschten Anforderungen.

Anhand der folgenden Kriterien fiel die Entscheidung auf den TM4C1294NCPDT von Texas Instruments (siehe [14]). Dieser ist ein 32 Bit Mikrocontroller, der auf einer ARM Cortex M4F Architektur basiert und einen maximalen Takt von 120 MHz zur Verfügung stellt. Für das Setzen bzw. Rücksetzen eines Pins wird jeweils nur ein Taktzyklus benötigt (ca. 8,33 ns pro Befehl). Die beiden integrierten 12 Bit ADCs haben jeweils eine Abtastrate von 1 MSPS und können zusätzlich zeitversetzt ausgelesen werden, um die Abtastrate zu verdoppeln. Um die Zeit für das Entwickeln des Schaltplanes bzw. Bestückung der Platine zu verkürzen, wurde das Entwicklungsboard EK-TM4C1294XL über einen Adapter in die Diplomarbeit integriert. Dadurch besteht die Möglichkeit, einen anderen Controller zu verwenden. Microchip bietet ebenfalls MCUs mit ARM Architektur an. Diese können über den Adapter ebenfalls genutzt werden.

3.2.2 Strommessung

Mit mehreren Strommesssensoren und einer Auswertesoftware im Mikrocontroller wird die nächste Schaltreihenfolge bestimmt. Das Auslesen der ADC Werte und Weiterverarbeiten wird mit dem anliegenden externen PWM Signal getriggert. Dabei werden zwei Ansätze verfolgt. Die Messung der absoluten Stromgrößen von den vier Halbbrückenausgängen ermöglicht eine einfache Sortierung und zusätzlich eine Berechnung des Gesamtstromes. Der zweite Ansatz verwendet eine Differenzstrommessung mit drei Sensoren, dabei ist es nicht möglich, den Gesamtstrom zu erfassen. In beiden Messsystemen werden Sensoren verwendet die den Halleffekt nutzen und gleichzeitig die Isolation zwischen Signal- und Leistungseinheit bilden. Der ACS710KLATR12CBT [15] ist ein kernloser Surface Mounted Device (SMD) Sensor. Der HO 6-P/SP33 [16] ist ein Sensor mit Kern, der auf Through-Hole Technology (THT) basiert.

Absolutstrommessung mit 4 Sensoren

Für die Messung mit vier Sensoren sind ACS710KLATR12CBT [15] von Allegro verbaut. Die in Abbildung 3.4 dargestellten Sensoren messen den Absolutwert des Stromes und erzeugen eine stromabhängige Spannung.

In der Standardkonfiguration ist der Sensor für einen Bereich von -12,5 A bis +12,5 A bei einer Versorgungsspannung von 5 V kalibriert. Die eingestellte Empfindlichkeit beträgt 56 mV/A. Um ein möglichst genaues Messergebnis zu erhalten wird der Stromsensor mit 5 V versorgt. Bei einem maximalen Halbbrückenausgangsstrom

3 Dimensionierung und Aufbau der Schaltung




Abbildung 3.4: Die vier Stromsensoren (ACS) sind in der Nähe der Spulen platziert.

von ca. 10 A erzeugt der Sensor eine Spannung im Bereich von 1,94 V bis 3,06 V. Dieser Spannungsbereich ist für die direkte Auswertung über den ADC des Mikrocontrollers ungeeignet, weil dieser einen Eingangsbereich von 0 V bis 3,3 V besitzt, welcher nicht voll genutzt wird. Durch Verwenden eines Operationsverstärkers als Subtrahierer wie in Abbildung 3.6 kann das Sensorsignal verstärkt und an den Spannungsbereich des ADCs angepasst werden.

Für die Dimensionierung der Schaltung, ist die Gleichung

$$U_a = u(i) * \frac{R_4}{R_3 + R_4} * \frac{R_1 + R_2}{R_1} - U_{ref} \frac{R_2}{R_1} \quad (3.5)$$

zu verwenden. Mit der Annahme, dass ein Strom von maximal 10 A pro Sensor fließt, kann das Verhältnis von maximaler Eingangsspannungsänderung beim ADC zur Ausgangsspannungsänderung des Sensors bestimmt werden.

$$G = \frac{3,3V - 1,65V}{10A * 0,056mV/A} = \frac{R_4}{R_3 + R_4} * \frac{R_1 + R_2}{R_1} = 2,946 \quad (3.6)$$

Dieses Verhältnis entspricht der Verstärkung G und kann mit den Termen

$$\frac{R_4}{R_3 + R_4} \leq 1, \frac{R_1 + R_2}{R_1} \geq 2,946 \quad (3.7)$$

angepasst werden. Durch Umformen der letzten Gleichung erhält man $R_2/R_1 \geq 1,946$. Setzt man in Gleichung 3.5 den Strom und die zuvor berechnete Verstärkung G ein, wird die benötigte Offset-Verschiebung der Spannungsmittel von 2,5 V auf 1,65 V bestimmt. Die Verschiebung beträgt ca. 5,176 V und kann nun auf den Term $U_{ref} * R_2/R_1$ aufgeteilt werden. Für die Werte $R_1 = 10 k\Omega$, $R_2 = 21 k\Omega$, $R_3 = 3 k\Omega$, $R_4 = 51 k\Omega$ und einer eingestellten Referenzspannung von $U_{ref} = 2,7 V$ ergeben sich die in Tabelle 3.2 berechneten Spannungen und deren Abweichungen vom Sollwert.

3 Dimensionierung und Aufbau der Schaltung




Abbildung 3.5: Aufgebaute Schaltung mit 4 Stromsensoren ohne MCU.

Strom	u_i	U_{a-soll}	U_{a-ist}	$U_{a-ist} - U_{a-soll}$
[A]	[V]	[V]	[V]	[mV]
-10	1,94	0	0,010	-9,89
0	2,5	1,65	1,649	-0,56
10	3,06	3,30	3,290	-11,00

Tabelle 3.2: Berechnung der Ausgangsspannung und Abweichung des Subtrahierers in Abhängigkeit vom gemessenen Strom.




Abbildung 3.6: Subtrahierer für Signalanpassung der Stromsensordesignale

Differenzstrommessung mit 3 Sensoren

Um die Anzahl der Stromsensoren zu reduzieren, wird bei der Messung mit drei Sensoren die Differenzstrommessung zwischen den Drosselzweigen angewendet (siehe Abbildung 3.7). Für das Messprinzip wurde ein Hallsensor des Typs HO 6-P/SP33 von LEM International SA gewählt. Die Ströme werden in entgegengesetzter Richtung durch den Sensor geführt. Die große Öffnung ermöglicht es, mehrere Windungen um den Kern des Sensors zu wickeln. Der Sensor hat eine Sensitivität von 76.67 mV/A pro Windung. Sechs Windungen werden pro Zweig auf den Stromsensor angebracht. Der Operationsverstärker (OPV) ist für den Verstärkungsfaktor 2 dimensioniert. Dies ergibt am Eingang des ADCs eine Sensitivität von $920,04 \text{ mV/A}$. Bei den ersten dynamischen Messungen wurde festgestellt, dass die getrennten Wicklungen mit mehreren Windungen am Sensor fehlerhafte Messwerte liefern. Unsymmetrische Wicklungen an den Sensoren verursachten diesen Fehler.




Abbildung 3.7: Die drei Stromsensoren erfassen den Differenzstrom der Zweige $[ab]$, $[cd]$ und $[xy]$.

Für den Messaufbau wird jeweils eine Windung verwendet (siehe Abbildung 3.8) und mittels Operationsverstärker vergrößert. Die mittlere Windung wird entfernt, um die Kriechstrecke auf der Leiterplatte zu vergrößern.

3 Dimensionierung und Aufbau der Schaltung




Abbildung 3.8: Aufgebaute Schaltung mit 3 Stromsensoren und jeweils einer Windung.

Bei der Rückrechnung auf die Abweichungen der einzelnen Zweige, ist ein Gleichungssystem gefordert, bei dem die gemessenen Differenzströme verwendet werden. Die einzelnen Zweigströme in Gleichung 3.8 lassen sich über den Ausgangsstrom I_A und den Fehler Δi beschreiben.

$$\begin{aligned}
 i_a &= \frac{I_A}{4} + \Delta i_a \\
 i_b &= \frac{I_A}{4} + \Delta i_b \\
 i_c &= \frac{I_A}{4} + \Delta i_c \\
 i_d &= \frac{I_A}{4} + \Delta i_d \\
 i_x &= \frac{I_A}{2} + \Delta i_a + \Delta i_b = \frac{I_A}{2} + \Delta i_x \\
 i_y &= \frac{I_A}{2} + \Delta i_c + \Delta i_d = \frac{I_A}{2} + \Delta i_y \\
 I_A &= i_x + i_y = I_A + \Delta i_x + \Delta i_y
 \end{aligned}$$

(3.8)

Durch einsetzen der Gleichungen 3.8 in den Ausgangsstrom I_A wird $\Delta i_x = -\Delta i_y$.

3 Dimensionierung und Aufbau der Schaltung

Dies kann mit Gleichung 3.9 zu einem Gleichungssystem für die Abweichung der Zweigströme basierend auf den gemessenen Differenzströmen umgeformt werden (siehe Gleichung 3.10).

$$\begin{aligned}i_{ab} &= i_a - i_b = \Delta i_a - \Delta i_b \\i_{cd} &= i_c - i_d = \Delta i_c - \Delta i_d \\i_{xy} &= i_x - i_y = \Delta i_x - \Delta i_y = 2 * \Delta i_x\end{aligned}$$

$$\begin{aligned}\Delta i_x &= \Delta i_a + \Delta i_b = \frac{i_{xy}}{2} \\ \Delta i_y &= \Delta i_c + \Delta i_d = -\frac{i_{xy}}{2}\end{aligned}$$

(3.9)

Im Programmcode für den Mikrocontroller werden die Gleichungen 3.10 mit dem Faktor zwei erweitert. Dadurch wird die Anzahl an Divisionen in den Gleichungen verringert und Rechenoperationen werden eingespart.

$$\begin{aligned}\Delta i_a &= \frac{i_{ab}}{2} + \frac{i_{xy}}{4} \\ \Delta i_b &= -\frac{i_{ab}}{2} + \frac{i_{xy}}{4} \\ \Delta i_c &= \frac{i_{cd}}{2} - \frac{i_{xy}}{4} \\ \Delta i_d &= -\frac{i_{cd}}{2} - \frac{i_{xy}}{4}\end{aligned}$$

(3.10)

Vergleich der Strommessmethoden

Die Serienstreuung der einzelnen Komponenten und das unterschiedliche Layout bzw. Aufbau führt zu Abweichungen zwischen realem Stromwert und den digitalisierten Messwerten. Zur Erfassung der Abweichung werden bei der Absolutstrommessung die Sensoren paarweise für die Drossel $[ab]$ und $[cd]$ vermessen, somit entspricht der Strom $I_a = -I_b$. Der Mikrocontroller berechnet beim Hochfahren einen Mittelwert $I_{\text{mittel}0 A}$ für 0 A der einzelnen Stromsensoren durch 5 Messungen. Die Messreihen werden von 0 A bis ca. 9,5 A in beide Stromrichtungen aufge-

3 Dimensionierung und Aufbau der Schaltung

nommen. Aus den Messreihen werden die Anzahl an ADC Stufen/A und ein Mittelwert für die vier Sensoren berechnet (400 *Stufen/A*). Mit der Gleichung 3.11 lässt sich die Abweichung der einzelnen Sensoren berechnen.

$$\text{Abweichung} = I_{xADC\text{gemessen}} - I_{xmittel0\ A} - I_{xMultimeter} * \text{Stufen/A} \quad (3.11)$$

Die Abweichungen vom eingestellten Stromwert der vier Sensoren wird im Diagramm 3.9 dargestellt. Die Kennlinie des Stromsensors I_c weicht markant von den anderen Sensoren ab. Ein Messfehler kann wegen der Beziehung $I_c = -I_d$ der Messreihe ausgeschlossen werden. Die große Abweichung lässt sich durch die Quantisierung erklären. Für die Berechnung der Abweichung wird der Mittelwert von ca. 400 *Stufen/A* der vier Sensoren herangezogen. Durch die größere Bereichsbreite von ca. 407 *Stufen/A* des Stromsensors I_c wird der Fehler mit steigendem Strom größer.

Der Messpunkt für 0 A wird für beide Stromrichtungen aufgenommen. Obwohl beim Einschalten eine Mittelwertbildung durchgeführt wird, werden bis zu 46 Stufen zwischen dem abgeglichenen und gemessenen Wert bei I_c erfasst. Eine Vergleichsmessung bei 2 A ergibt eine Mittelwertabweichung von 16 Stufen. Eine verfälschte Messung beeinflusst die Wahl für das nächste Schaltmuster und resultiert im schlechtesten Fall in einer Verstärkung des Fehlerstromes. Bei der nächsten Messung wird der Fehler erkannt und mit dem richtigen Schaltmuster gegengesteuert.

Für die Auswertung der Differenzstrommessung in Abbildung 3.10 werden die Zweige $[ab]$, $[cd]$ und $[ad]$ vermessen. Die Berechnung der Abweichung erfolgt gleich wie bei der Vermessung der 4-Sensor-Messmethode. Die Abweichung bei 0 A beträgt bis zu 27 Stufen. Die gemessene mittlere Bereichsbreite für alle drei Sensoren entspricht ca. 4492 *Stufen/A*.

Vergleicht man die Abbildungen 3.9 und 3.10 ohne der Messreihe für den Strom I_c aus Abbildung 3.9, weisen beide Messmethoden eine Abweichung bis zu 40 Stufen auf. Der zurückgerechnete Messfehler für vier Sensoren beträgt für 40 Stufen ca. 0,1 A und für die Differenzstrommessung ergibt sich ein Fehler von ca. 8,9 mA. Der wesentlich kleinere Messfehler lässt sich durch die Messmethode erklären. Bei der Differenzmessung wird nur der Fehler zwischen den Halbbrücken zweigen gemessen. Bei der Messung mit vier Sensoren wird hingegen der Absolutwert von den einzelnen Strömen erfasst, wodurch der Messbereich wesentlich größer bzw. die Bereichsbreite kleiner ist.

3 Dimensionierung und Aufbau der Schaltung




Abbildung 3.9: Abweichung der ADC Werte zum Multimeter gemessenen Wert der vier ACS Stromsensoren. Der Sensor I_c hat eine Bereichsbreite von ca. 407 *Stufen/A*. Die anderen Sensoren haben ca. 398 *Stufen/A*. Durch die Verwendungen des Mittelwertes ergibt sich für I_c ein größerer Fehler.




Abbildung 3.10: Abweichung der ADC Werte zum Multimeter gemessenen Wert der drei LEM Stromsensoren. Der Sensor I_{ab} hat mit einer Bereichsbreite von ca. 4457 *Stufen/A* die größte Abweichung vom Mittel.

4 Auswertung der Messungen

In den folgenden Kapiteln werden durchgeführte Messungen für den Nachweis der richtigen Auslegung und korrekten Funktion der Schaltungen dokumentiert. Im Zuge der stufenweisen Inbetriebnahme wurde die Verzögerungszeit T_d von 100 ns auf 50 ns verkleinert, der Sättigungsstrom der Drosseln erfasst, die maximale Spannungsänderungsgeschwindigkeit du/dt und die Auswirkung von Störungen in einem oder zwei Zweigen mit den verschiedenen Kompensationsmethoden verglichen.

4.1 Vermessung der Drosseln

Zur Kontrolle der berechneten Werte und zur Prüfung auf Fehler in der Wicklung oder auf Beschädigungen des Kerns werden die Drosseln vermessen. Im ersten Schritt werden die Selbstinduktivitäten L und Kurzschlussinduktivitäten L_k gemessen. Daraus wird der Kopplungsfaktor k in Gl.(4.1) und die Gegeninduktivität M in Gl.(4.2) errechnet.

$$k = \sqrt{1 - \frac{L_k}{L}} \quad (4.1)$$

$$M = k * \sqrt{L_1 * L_2} \quad (4.2)$$

Tabelle 4.1 und 4.2 fasst die einzelnen Induktivitäten der beiden Aufbauten zusammen. Tabelle 4.1 stellt den Vergleich der einzelnen Induktivitäten dar. Die Selbstinduktivitäten haben eine Abweichung von ca. 10 % zueinander und sind damit im erwarteten Bereich. Dies lässt sich auf die Toleranz der Kontaktfläche und des Kernmaterials zurückführen. Die Kernhälften sind direkt ohne definierten Luftspalt zusammengeführt. Dadurch haben Oberflächenrauigkeit, Positionierung und Verunreinigungen an den Kontaktflächen einen größeren Einfluss auf die Induktivität. Der Kopplungsfaktor ist nur zur Kontrolle für jede Induktivität einzeln angegeben und allgemein im Bereich von $k = 0,99$. Die Gegeninduktivität M wird für die Drossel $[ab]$, $[cd]$ und $[xy]$ jeweils nur einmal angegeben, da diese in beide Messrichtungen gleich ist.

4 Auswertung der Messungen

für 4 Stromsensoren					für 3 Stromsensoren				
Drossel	L	L_k	k	M	Drossel	L	L_k	k	M
-	[μ H]	[μ H]	[1]	[μ H]	-	[μ H]	[μ H]	[1]	[μ H]
[a]	236	3,740	0,992	233,6	[a]	227	3,795	0,992	225,1
[b]	235	3,750	0,992	-	[b]	227	3,780	0,992	-
[c]	215	4,590	0,989	213,2	[c]	231	3,750	0,992	229,6
[d]	216	4,610	0,989	-	[d]	232	3,740	0,992	-
[x]	85,2	1,500	0,991	84,6	[x]	79	1,400	0,991	78,3
[y]	85,5	1,510	0,991	-	[y]	79	1,430	0,991	-

Tabelle 4.1: Vergleich des Kopplungsfaktors und der Gegeninduktivität M aus der gemessenen Selbstinduktivität L und der Kurzschlussinduktivität L_k für die nicht verschalteten Drosseln.

Die Induktivitäten der in Reihe geschalteten Drosseln werden ebenfalls gemessen und sind in Tabelle 4.2 zusammengefasst. Mit den Messwerten aus der Tabelle 4.1 und der Gleichung 2.4 werden Vergleichswerte aus den Einzelmessungen errechnet.

für 4 Stromsensoren			für 3 Stromsensoren		
Drossel	$L_{gemessen}$	$L_{berechnet}$	Drossel	$L_{gemessen}$	$L_{berechnet}$
-	[μ H]	[μ H]	-	[μ H]	[μ H]
[ab]	903	938	[ab]	885	904
[cd]	865	857	[cd]	890	922
[xy]	329	340	[xy]	315	315

Tabelle 4.2: Die Werte $L_{gemessen}$ aus der Induktivitätsmessung der Drossel-paare und die berechneten Induktivitäten $L_{berechnet}$ aus den Einzelmessungen haben eine tolerable Abweichung von ca. 5 %.

Anhand der Windungsanzahl kann der Wert für $A_L = L/n^2$ zurückgerechnet werden. Die Drosseln [a] bis [d] haben je 10 Windungen, [x] und [y] je 6 Windungen. Der errechnete Wert ist zwischen $2150 \text{ nH/Windung}^2$ und $2360 \text{ nH/Windung}^2$. Dies entspricht der Toleranz des Kernmaterials von +30 % bzw. -20 % (siehe [12]).

4.1.1 Sättigungsstrom

Zur Messung der Sättigung wurde mit Kondensatoren eine Spannung von ca. 10 V an die Drosseln gelegt. In Abbildung 4.1 und 4.2 kann man den Beginn der Sätti-

4 Auswertung der Messungen

gung anhand des nichtlinearen Stromanstieges erkennen. Abhängig von der Windungszahl sättigen die in Serie geschalteten Drosseln $[ab]$, $[cd]$ bei ca. 300 mA und $[xy]$ bei ca. 500 mA. Durch Anwenden des Durchflutungssatzes kann die Sättigungsflussdichte $B_{sat} = (\mu_0 * \mu_r * N * I) / (l_{Fe})$ für die Serienschaltung der Drosseln berechnet werden. Die Drosseln $[ab]$, $[cd]$ bzw. $[xy]$ haben ca. die gleiche Sättigungsflussdichte $B_{sat} = 206 \text{ mT}$.



Abbildung 4.1: Messung des Sättigungsstromes der in Serie geschalteten Drosseln $[ab]$. Angelegte Spannung (grün) 10V. Die Drossel beginnt bei ca. 300mA (gelb) zu sättigen.



Abbildung 4.2: Messung des Sättigungsstromes der in Serie geschalteten Drosseln $[xy]$. Angelegte Spannung (grün) 10V. Die Drossel beginnt bei ca. 500mA (gelb) zu sättigen.

4.1.2 Impedanzanalysen

Von den Drosseln werden zusätzlich die Frequenzgänge aufgezeichnet und mit zwei unterschiedlichen Ersatzmodellen verglichen.

Die angenommenen bzw. gemessenen Werte für die Ersatzschaltbilder sind in Tabelle 4.3 dargestellt. Der Kupferwiderstand R_{Cu} der Drosseln beträgt wenige $m\Omega$. Zur Messung des Widerstandes wird ein konstanter Strom über die Drosseln geführt und die resultierende Spannung an den Drosseln gemessen und daraus der Widerstand R_{Cu} berechnet. Die parasitäre Kapazität C_p ist von der Fläche und dem Abstand der Windungen zueinander abhängig. Messungen mit dem LCR-Meter ergeben Werte für C_p von 95 pF bis 115 pF. Obwohl die Wicklung des Combiner [xy] weniger Windungen hat, werden ähnliche Werte für C_p gemessen. Dies lässt sich auf den größeren Drahtdurchmesser zurückführen und die dadurch entstehenden größeren Flächen (siehe [17] Seite 246 ff). Der Widerstand R_{Cu} der Drossel [xy] ist dementsprechend geringer.

Drossel	L	R_{Cu}	C_p	R_{Fe}
-	[μ H]	[$m\Omega$]	[pF]	[Ω]
[a] bis [d]	235	10,6	100	880
[ab], [cd]	900	21,5	100	1100
[x] und [y]	85	4,3	100	650
[xy]	330	8,6	100	950

Tabelle 4.3: Werte für die Ersatzschaltungen aus Abbildungen 4.3 und 4.4.

Das Modell aus Abbildung 4.3 mit der Gleichung 4.3 zeigt einen Nachteil. Der niedrige Kupferwiderstand R_{Cu} und die nicht berücksichtigten Kernverluste führen im Bereich der Eigenresonanzfrequenz zu einer nicht der Realität entsprechenden Erhöhung der Impedanz.




Abbildung 4.3: Einfaches Ersatzschaltbild einer Drossel bestehend aus Induktivität, Kupferwiderstand und parasitärer Kapazität.

4 Auswertung der Messungen

$$\underline{Z} = \frac{R_{Cu} + j * w * L}{1 - w^2 * L * C + j * w * R_{Cu} * C} \quad (4.3)$$

Das in Abbildung 4.4 mit den Kernverlusten R_{Fe} erweiterte Modell wird durch die Gleichung 4.4 beschrieben. Im niedrigen Frequenzbereich dominiert der Induktive Anteil. Im Bereich der Eigenfrequenz dämpfen die Kernverluste und der Wicklungswiderstand das Überschwingen der Impedanz.




Abbildung 4.4: Ersatzschaltbild einer Drossel erweitert mit Kernwiderstand R_{Fe} .

$$\underline{Z}_k = \frac{R_{Fe} * R_{Cu} + j * w * (L * R_{Fe} + L * R_{Cu})}{R_{Fe} - w^2 * L * C * (R_{Cu} + R_{Fe}) + j * w * (L + R_{Cu} * R_{Fe} * C)} \quad (4.4)$$

In den Abbildungen 4.5 und 4.6 ist die frequenzabhängige Impedanz $|\underline{Z}|$ der Drossel $[a]$ bzw. der in Serie geschalteten Drosseln $[ab]$ dargestellt. Die Resonanzfrequenz der Drossel $[a]$ beträgt $f_a = 1,038 \text{ MHz}$ und für die Serienschaltung $f_{ab} = 0,530 \text{ MHz}$.

Die niedrigere Anzahl an Windungen und in weiterer Folge die kleinere Induktivität der Drossel $[x]$ führt zur höheren Resonanzfrequenz $f_x = 1,576 \text{ MHz}$ und für die Serienschaltung ergibt sich eine Frequenz $f_{xy} = 0,876 \text{ MHz}$.

4 Auswertung der Messungen




Abbildung 4.5: Vergleich von gemessenen Werten der Drossel [a] mit dem Modell einer Drossel mit und ohne Dämpfung.




Abbildung 4.6: Vergleich von gemessenen Werten der Drossel [ab] mit dem Modell einer Drossel mit und ohne Dämpfung.

4.2 Messung der Spannungsänderungsgeschwindigkeit du/dt

Primäres Ziel der Diplomarbeit ist es, die Spannungsänderungsgeschwindigkeit d_u/d_t am Ausgang der Schaltung zu vermindern, ohne die Schaltgeschwindigkeit der einzelnen MOSFETs zu verlangsamen. Aus diesem Grund ist die originale Bestückung der Gatewiderstände unverändert.

Die Messungen werden bei einer Zwischenkreisspannung von 600 V und einem Ausgangsstrom von 31,45 A durchgeführt. In Abbildung 4.7 ist in grün die Spannung der Drossel [b] dargestellt. Der steilste Spannungsanstieg mit $d_u/d_t = 77 \text{ kV}/\mu\text{s}$ ist beim Einschalten zwischen 17 ns und 21 ns gemessen worden. Die violette Kennlinie ist die Spannung am Ausgang der Drossel [ab] und die rote Messung entspricht der Spannung am Ausgang der Drossel [xy].

Messungen des Spannungsanstieges am Ausgang der Drossel [ab] ergaben ein d_u/d_t von $35 \text{ kV}/\mu\text{s}$ und bei der Ausgangsspannung an der Drossel [xy] ein d_u/d_t von $20 \text{ kV}/\mu\text{s}$.

In Abbildung 4.8 sind die einzelnen Spannungsverläufe über einen größeren Zeitbereich dargestellt. Es wird dabei das erste Schaltmuster aus 2.4 zur Ansteuerung der Halbbrücken gewählt. Dabei werden die Halbbrücken [a],[b],[c] und [d] mit einem Zeitversatz von 50 ns eingeschaltet. Beim Zuschalten der 600 V von der Halbbrücke [a] wurde am Ausgang der Drossel [ab] ein Spannungshub von 300 V und beim Ausgang von [xy] wurden 150 V gemessen, weil jede Stufe die Spannung halbiert. Mit Zuschalten der Halbbrücke [b] lagen am Ausgang [ab] 600 V und bei [xy] 300 V an.

4 Auswertung der Messungen



Abbildung 4.7: Die Spannungsänderung zwischen MOSFET und Drossel [b] (Kanal 2) beträgt $d_u/d_t = 200 \text{ V}/2,6 \text{ ns} = 77 \text{ kV}/\mu\text{s}$, violett Ausgang Drossel [ab], rot Ausgang [xy].




Abbildung 4.8: Die Spannungsänderung beim Ausgang der Drossel [ab] (Kanal 3) beträgt $d_{u1}/d_{t1} = 35 \text{ kV}/\mu\text{s}$. Für die Drossel [xy] (Kanal 4) beträgt $d_{u2}/d_{t2} = 20 \text{ kV}/\mu\text{s}$, es erfolgt somit eine Reduktion des d_u/d_t von $77 \text{ kV}/\mu\text{s}$ (MOSFET) auf ca. $20 \text{ kV}/\mu\text{s}$

4.3 Ungestörte Messreihe

In den Abbildungen 4.7, 4.8 und in der folgenden 4.9 sind bei den Schaltvorgängen Spannungsüberschwingungen bis ca. 100 V Spitze sichtbar. Diese Schwingung wird beim Einschalten des oberen MOSFETs einer Halbbrücke durch die Umladevorgänge zwischen dem Zwischenkreiskondensator, den parasitären Induktivitäten der Zwischenkreis-Verdrahtung zu den MOSFETs und deren Kapazitäten hervorgerufen (siehe [18] Seite 5 ff).

In Abbildung 4.10 ist der zugehörige Ausschaltvorgang bei einem Laststrom von 4,4 A aufgezeichnet. Im Gegensatz zum Einschaltvorgang treten bei den Ausschaltvorgängen die Schwingungen erst bei höheren Strömen ab ca. 12 A auf. Dies liegt an der Schaltungstopologie des aufgebauten Tiefsetzstellers. Schaltet der obere MOSFET einer Halbbrücke aus, wird der Strom über die externe Induktivität und die integrierten Diode des unteren MOSFETs weiter getrieben.




Abbildung 4.9: Einschaltvorgang ohne Störung mit 4,4 A Laststrom: CH 1 und CH 2 Spannungsverlauf an Drossel [a] und [b]. CH 3 und Ch 4 Spannungsverlauf am Ausgang Drossel [ab] bzw. [xy].




Abbildung 4.10: Ausschaltvorgang ohne Störung mit 4,4 A Laststrom: CH 1 und CH 2 Spannungsverlauf an Drossel [a] und [b]. CH 3 und Ch 4 Spannungsverlauf am Ausgang Drossel [ab] bzw. [xy].

4.4 Störung in den Zweigen und Regelungsvarianten

Für die Vermessung des Regelungsverhaltens wird der Aufbau etwas abgeändert. Zwischen den Halbbrücken und der Platine mit den Drosseln wird in jedem Zweig ein $50\text{ m}\Omega$ Shuntwiderstand zum Messen des Stroms hinzugefügt. Des Weiteren wird mit einem Widerstand von $50\text{ m}\Omega$ im Zweig [a] eine Störung eingefügt, um das Verhalten der einzelnen Regelungsvarianten zu testen. Zum Nachstellen eines Fehlers im Drosselpaar [ab], wird im Anschluss zusätzlich ein Widerstand in den Zweig [b] hinzugefügt.

Der durch die Störung resultierende Differenzstrom zwischen den Zweigen einer Drossel führt zu der Flussdichte B_0 . Diese kann mit der Gleichung 4.5 bzw. 4.6 berechnet werden. Ohne Gegenmaßnahmen durch das Ändern der Schaltreihenfolge steigt die Flussdichte weiter proportional mit größer werdendem Ausgangsstrom, bis die Kerne zu sättigen beginnen.

Wie in Kapitel 2.3.2 hergeleitet, kann man durch die Wahl der Aus- bzw. Einschaltreihenfolge den Fehlerstrom zwischen den einzelnen Halbbrückenzweigen kompensieren. Abhängig von der Schaltreihenfolge der Halbbrücken ergibt sich durch die anliegende Spannung ein der Störung entgegenwirkender Fluss. Diese Flussdichte ΔB kann mittels der Gleichung 3.2 berechnet werden.

4 Auswertung der Messungen

In Tabelle 2.4 sind die möglichen Spannungszeitflächen $\sum ab$, $\sum cd$ und $\sum xy$ für die 24 Wege angegeben. Je nach Schaltfolge kann die Zwischenkreisspannung eine Dauer von $n * T_d$ an einem Combiner anliegen. Je größer die Spannungszeitfläche an einem Combiner ist, desto mehr Fehlerstrom kann kompensiert werden. Die 24 Wege lassen sich zu drei Gruppen von Spannungszeitflächen wie in der Abbildung 2.13 bzw. Tabelle 4.4 dargestellt zusammenfassen. Die Gruppen werden als Regelungsvarianten bezeichnet.

In den nachfolgenden Messungen sind bei der Regelung entweder alle Wege implementiert oder nur die Wege der Variante A oder der Variante B. Eine Regelung mit den Wegen der Variante C wird nicht weiter getestet, weil diese an der Drossel $[xy]$ keine Kompensationsmöglichkeit bietet.

In der Tabelle 4.4 sind die maximal möglichen Spannungszeitflächen $\sum ab$, $\sum cd$ und $\sum xy$ sowie die resultierenden Flussdichten aller Varianten und die möglichen Kompensationsströme zusammengefasst. Die Spannungszeitflächen sind bezogen auf das Produkt der Zwischenkreisspannung U_z und der Verzögerungszeit T_d . Durch gleichsetzen und umformen der Gleichungen 3.1, 3.2, kann der mögliche Kompensationsstrom I_{ab} , I_{cd} und I_{xy} ausgedrückt werden. Bei der unregulierten Variante wird das Muster aus Abbildung 2.11 angewendet. Die auftretenden Flussdichten sind in Abbildung 2.13a dargestellt. Durch die entgegengesetzte Ausschaltreihenfolge beträgt die mittlere Flussdichte 0 mT für die unregulierte Variante. Es kann dadurch kein Fehlerstrom ausgeglichen werden.

Schaltreihenfolge	$\sum ab / \sum cd$	$\sum xy$	$\Delta B_{ab} / \Delta B_{cd}$	ΔB_{xy}	I_{ab}, I_{cd}	I_{xy}
	1	1	[mT]	[mT]	[mA]	[mA]
unregelt	1	2	25,86	86,21	0	0
Regelung Variante A	1	2	25,86	86,21	75	418
Regelung Variante B	2	1	51,72	43,10	150	209
Regelung Variante C	3	0	77,59	0	225	0
Regelung alle Varianten	3	2	77,59	86,21	225	418

Tabelle 4.4: Auflistung der maximal anliegenden Spannungszeitflächen $\sum ab$, $\sum cd$ und $\sum xy$ mit den daraus resultierenden Flussdichten und Kompensationsströmen für die Drosseln $[ab]$, $[cd]$ und $[xy]$.

Bei den Regelungsvarianten kann es vorkommen, dass der Fehlerstrom teilweise durch die Toleranzbedingten Messfehler falsch ausgewertet wird. Dies tritt dann auf,

wenn nur kleine Unterschiede zwischen den Zweigströmen vorhanden sind (siehe Kapitel 3.2.2). Im nächsten Schritt wählt der Mikrocontroller ein Muster, welches diese Abweichung beheben soll. Dies führt aber zu einer Addition der Flussdichten B_0 und ΔB und verstärkt damit für dieses Schaltmuster die Abweichung.

Für die folgenden Analysen von Störungen wird angenommen, dass keine falsche Folge geschaltet wird. Die Flussdichte B_0 ist abhängig vom Differenzstrom. Die Flussdichte ΔB wird nicht weiter berücksichtigt. Zur Bestimmung der Flussdichten in den Drosseln $[ab]$ und $[cd]$ wird die Gleichung 4.5 verwendet. Für Flussdichte in der Drossel $[xy]$ wird die Gleichung 4.6 angewendet. Die Messungen wurden mit dem Schaltungsaufbau "Absolutstrommessung mit 4 Sensoren" aufgezeichnet.

$$B_{ab} = (I_a - I_b) * \frac{N * \mu_0 * \mu_r}{2 * l_{Fe}} = \frac{I_{ab} * 20 * \mu_0 * 1560}{2 * 0,057m} \quad (4.5)$$

$$B_{xy} = (I_x - I_y) * \frac{N * \mu_0 * \mu_r}{2 * l_{Fe}} = \frac{I_{xy} * 12 * \mu_0 * 1560}{2 * 0,057m} \quad (4.6)$$

Aufgrund einer Bereichsumschaltung des Messgerätes für die Erfassung der Zweigströme werden die Flussdichten bis ca. 32 A Ausgangsstrom dargestellt. Die Werte für größer 32 A sind durch den abgeänderten Messbereich nicht plausibel zu den vorhergehenden Messpunkten.

4.4.1 Störung im Zweig $[a]$

In den Abbildungen 4.11, 4.12 und 4.13 sind Kennlinien für die unregelte Variante, Regelung mit Variante A, Variante B und Regelung mit allen Pfaden dargestellt. Ist keine Regelung aktiviert, verursacht der Widerstand einen Fehlerstrom von $I_a - I_b = -630 \text{ mA}$ in der Drossel $[ab]$ bei einem Laststrom von ca. 14,3 A. Dies entspricht einer Flussdichte $B_{ab} = 216 \text{ mT}$.

Die Variante A kann durch die zur Verfügung stehenden Schaltmuster (siehe 2.4) bis ca. 13,5 A Ausgangsstrom den Fehlerstrom in der Drossel $[ab]$ kompensieren. Danach beginnt die Flussdichte zu steigen, weil der ebenfalls ansteigende Fehlerstrom nicht mehr ausgleichbar ist. Im Vergleich mit der unregelmessung ist erkennbar, dass ein Differenzstrom von ca. 600 mA in der Drossel korrigierbar ist. Im Vergleich zur Messung in Abbildung 4.1 fließen 600 mA ohne Sättigung der Drossel $[ab]$, da hier die Differenz der Ströme gebildet wird und jeweils nur $N/2$ wirksam ist.

4 Auswertung der Messungen

In der Abbildung 4.13 ist ersichtlich, dass die Regelungsvariante A in der Lage ist, den Fehler für die einzelnen Zweige $[x]$ und $[y]$ zu korrigieren, wenn bereits durch die Drossel $[ab]$ ein nicht kompensierbarer Fehlerstrom fließt.

Die Regelung mit allen Pfaden und die Variante B kompensieren den Fehlerstrom bis ca. 30 A in der Drossel $[ab]$. Vergleicht man die Messergebnisse mit den Spannungszeitflächen in der Abbildung 2.13, sieht man, dass die Variante A gegenüber der Variante B nur die halbe Spannungszeitfläche für die Kompensation in der Drossel $[ab]$ zur Verfügung hat und somit bei 13 A ihre Aussteuerungsgrenze erreicht hat.

In der Abbildung 4.12 sind die Flussdichten für die Drossel $[cd]$ dargestellt. Obwohl im Zweig $[cd]$ keine Störung eingebaut ist, verändert sich die Flussdichte im unregulierten Fall.




Abbildung 4.11: Flussdichte in Drossel $[ab]$ für Störung im Zweig $[a]$. Die Regelung mit Variante A kann den Fehler in einem Zweig bis 13 A Laststrom begrenzen. Die Variante B und die Kombination aller Varianten ermöglichen höhere Ausgangsströme.

4 Auswertung der Messungen




Abbildung 4.12: Flussdichte in Drossel [cd] für Störung im Zweig [a].




Abbildung 4.13: Flussdichte in Drossel [xy] für Störung im Zweig [a]. Alle Regelungen sind in der Lage den Fehlerstrom zwischen den Zweigen [x] und [y] zu kompensieren.

4.4.2 Störungen in den Zweigen [a] und [b]

Mit dem Hinzufügen einer weiteren Störung im Zweig [b] wird das Verhalten bei einer Abweichung in den Halbbrückenpfaden [a] und [b] nachgestellt. Betrachtet man die unregelte Variante in den Abbildungen 4.14, 4.15 ist zu erkennen, dass der Fehler in den Drosseln [ab] bzw. [cd] kaum einen Unterschied in der Flussdichte hervorruft. Die Abweichung ergibt sich erst in der Drossel [xy], weil die Zweige [a] und [b] jeweils einen geringeren Strom führen als die Zweige [c] und [d].




Abbildung 4.14: Flussdichte in Drossel [ab] für Störungen in den Zweigen [a] und [b]. Die Regelungsvariante B kann bis ca. 13 A die Störung kompensieren.

Die Verläufe der Flussdichten unterscheiden sich in der Abbildung 4.14 markant. Die Flussdichte für die Regelung mit den Schaltmustern der Variante B beginnt zuerst bis ca. 13 A Ausgangsstrom kleiner zu werden. Bis zu diesem Strom ist die Regelung in der Lage die Störung auszugleichen. Ab 13 A kann die Variante B den Fehler nicht mehr ausgleichen und die Flussdichte beginnt größer zu werden. Dies ist auch in Abbildung 4.16 ersichtlich. Die Flussdichte in der Drossel [xy] wird über die Differenz der Ströme i_x und i_y berechnet. Ab 13 A Ausgangsstrom fällt hier die Flussdichte weiter ab. Das bedeutet, es kann der Fehlerstrom zwischen den Zweigen [x] und [y] nicht mehr ausgeglichen werden und die Belastung der Halbbrücken

ist nicht mehr symmetrisch.

In der Abbildung 4.14 beginnt die Flussdichte bei Regelung mit der Variante A ab ca. 19 A zu steigen. Ab diesem Strom wird eine Schaltreihenfolge zum Verringern des Fehlerstromes in der Drossel $[ab]$ häufiger verwendet. Dies hat aber keine negative Auswirkung auf die Flussdichte in der Drossel $[xy]$. Die Regelung mit allen Schaltzuständen wählt bei dieser Messreihe ab 0 A Laststrom eine Schaltfolge für eine positive Flussdichte im Combiner $[ab]$.




Abbildung 4.15: Flussdichte in Drossel $[cd]$ für Störungen in den Zweigen $[a]$ und $[b]$. In dem Zweig $[cd]$ ist keine Störung verbaut, die Regelung der Schaltfolgen führt trotzdem zu einer Differenz in der Drossel.

Alle Regelungen führen in Abbildung 4.15 zu einer negativen Flussdichte. Dies und das ähnliche Verhalten bei der Messung mit einer verbauten Störung in Abbildung 4.12 lässt auf eine natürliche unsymmetrie in der Schaltung schließen. Betrachtet man den Gesamtaufbau ohne der verbauten Störungen in Abbildung 5.1 ist erkenntlich, dass auch hier die Anbindung der rechten Drossel $[cd]$ zu Leistungseinheit unterschiedlich lang sind.

Die Variante A und die Regelung mit allen Schaltmustern können im Gegensatz zu der Variante B durch die doppelte Spannungszeitfläche an der Drossel $[xy]$ einen größeren Fehler kompensieren.




Abbildung 4.16: Flussdichte in Drossel $[xy]$ für Störungen in den Zweigen $[a]$ und $[b]$. Die Variante B kann nur bis ca. 13 A den Fehler kompensieren. Die anderen Regelungen weisen bis ca. 32 A keine auffällige Abweichung auf.

4.5 Dynamik der Regelung

Für die abschließende Messung des Regelverhaltens wird die Software adaptiert. Der Mikrocontroller startet mit dem unregulierten Betrieb und kann durch einen Taster die Regelung aktivieren. Für den Aufbau wird im Zweig $[a]$ ein Fehler implementiert. Ziel der Messung in Abbildung 4.17 ist der Nachweis, wie schnell dieses System mit allen aktivierten Pfaden einen Fehler ausgleichen kann. Die Schaltfrequenz beträgt 2,5 kHz mit einer Pulsbreite von ca. 10 %. Die kurzen Pulse zeigen die Einschaltzeit der oberen MOSFETs der Halbbrücken. Der Messaufbau verursacht bei den Schaltvorgängen Störungen im Messsignal. Diese haben aber keine Auswirkung auf die Regelung, da der Strom immer direkt vor dem nächsten Ein- oder Ausschalten gemessen wird.

Ein Störstrom von ca. 0,5 A wird bei der Drossel $[ab]$ eingestellt und im Anschluss wird die Regelung aktiviert. Die Aktivierung der Regelung erfolgt mit der zwölften

4 Auswertung der Messungen

Periode beim Ausschalten der oberen Halbbrücke und benötigt ca. 4 Perioden bis zum Ausgleich des Fehlers. Es werden 7 Schaltreihenfolgen gestellt um den Fehler zu korrigieren. In weiterer Folge schwankt der gemessene Strom um 0 A, weil die Regelung keine passende Schaltfolge findet, mit der sie den Strom konstant kompensieren kann. Anhand der Kompensationsströme aus Tabelle 4.4 und unterschiedlich hohen "Stufen" im Strom kann die Abfolge der geschalteten Varianten bestimmt werden. Beginnend von der Start Markierung werden die Varianten "B, A, B, A, B, A, A" bis zur Ende Markierung geschaltet. Die Variante C kommt nicht zum Einsatz weil auch in der Drossel $[xy]$ ein Differenzstrom vorherrscht.




Abbildung 4.17: Aktivierung der Regelung bei zwölftem Puls. Vier Zyklen werden benötigt für den Ausgleich eines ca. 0,5 A großen Störstroms im Zweig $[a]$ bei einem Laststrom $I_L = 14,2$ A.

5 Zusammenfassung

Im Zuge der Diplomarbeit konnten die beiden Hauptziele erfolgreich umgesetzt werden. Mit dem zeitversetzten Schalten von vier Halbbrücken über CM-Drosseln wurde eine Schaltung realisiert, die es ermöglicht, die Spannungsänderungsgeschwindigkeit am Ausgang zu verkleinern. Dabei konnten die d_u/d_t Werte von ca. $77 \text{ kV}/\mu\text{s}$ am Eingang der Drosseln auf $20 \text{ kV}/\mu\text{s}$ am Ausgang reduziert werden (siehe 4.7 bis 4.8).

Durch die Erweiterung mit Stromsensoren ist es gelungen, eine Regelung aufzubauen, welche die Fehler in einzelnen oder mehreren Halbbrückenzeigen kompensieren (siehe 4.11 bis 4.17). Für die Strommessung wurden dabei zwei verschiedene Messmethoden erfolgreich getestet.

Die Messung mittels vier Sensoren bietet den Vorteil jeden Halbbrückenstrom einzeln zu erfassen, um daraus den Gesamtstrom zu berechnen. Diese Strommessung hat den Nachteil, dass die Regelung für die Berechnung des nächsten Schaltmusters die Absolutwerte vergleichen muss. Beim Aufbau mit Halbbrückenströmen bis ca. 10 A sind die Toleranzen zwischen den Sensoren noch vernachlässigbar. Würde man die Schaltung für höhere Ströme auslegen, könnten Messfehler zu einem falschen Schaltmuster führen. Das und die Möglichkeit Sensoren einzusparen, war der Grund für den Aufbau einer Strommessung mit drei Differenzstromsensoren. Dabei erfasst jeder Sensor nur die Differenz zweier zusammengeschalteten Zweige. Der Vorteil dieser Schaltung ist die Unabhängigkeit vom tatsächlichen Laststrom. Mit eingebauter Störung im Zweig $[a]$ wurden Messungen bis zu einem Ausgangsstrom von ca. 35 A , bei einer Verzögerungszeit $T_d = 50 \text{ ns}$ durchgeführt. In Abbildung 5.1 ist der finale Aufbau bestehend aus Zwischenkreiskondensator mit Leistungshalbleiter, Gatetreiber, Stromsensoren mit Drosseln und Mikrocontrollerplatine abgebildet.

Einige Vorschläge für eine bessere Serienfertigung sollten noch beachtet werden. Die in den Messungen verwendete Störung ist mit einem einzelnen Widerstand von $50 \text{ m}\Omega$ im Verhältnis zu den Werten der MOSFETs und Drosseln groß. Durch den symmetrischen Aufbau und das gute Wärmemanagement kann von wesentlich kleineren Störungen ausgegangen werden. Dadurch ist es möglich die Schaltver-

5 Zusammenfassung

zögerung T_d zu verkleinern und in weiterer Folge auch die Baugröße der Drosseln. Mit dem verwendeten Mikrocontroller kann die Schaltverzögerung jedenfalls noch wesentlich verkleinert werden.

Ein Vermindern der parasitären Induktivitäten, Hinzufügen von RC-Snubber Schaltungen und leicht abgeflachten Schaltflanken durch das Anpassen der Gatebeschaltung ist es möglich, das Überspringen bei den Halbbrücken zu vermeiden. Statt der Stromsensoren kann eine Zusatzwicklung auf jedes Drosselpaar angebracht werden und mittels einer Auswerteschaltung der Differenzfluss in den Kernen erfasst werden. Die Auswahl der Schaltfolgen entspricht dem Verfahren der Differenzstrommessung mit 3 Sensoren.

Verzichtet man auf die Regelung und begrenzt nur das d_u/d_t , könnte man die Stromsensoren entfernen. Dann kann für jedes Halbbrückenpaar nur einen Gate-treiber verwendet werden, indem man die Verzögerungszeit zwischen den Zweigen in Hardware realisiert.




Abbildung 5.1: Gesamtaufbau mit der Differenzstrommessung, Mikrocontroller, Gate-Treiber und Leistungseinheit mit Zwischenkreiskondensator

Literaturverzeichnis

- [1] Joachim Specovius. Grundkurs Leistungselektronik Bauelemente, Schaltungen und Systeme. *Springer-Verlag Berlin Heidelberg*, 10. Auflage:41–112, 2020.
- [2] Joachim Franz. EMV Störungssicherer Aufbau elektronischer Schaltungen. *Springer Vieweg, Fachmedien Wiesbaden*, 5:227–253, 2013.
- [3] Andreas Binder. Elektrische Maschinen und Antriebe. *Springer-Verlag Berlin Heidelberg Dordrecht London New York*, 2012.
- [4] Roland Schüller, Erich Gerstbauer, Gerald Trenner. Vertiefung Leistungselektronik: Vier parallele SiC-Halbbrücken als Tiefsetzsteller. *TU-Wien*, 2016.
- [5] ROHM Semiconductor. SiC Power Devices and Modules. *Application Note*, 2014.
- [6] Cree, Inc. Data sheet C2M0160120D. Rev C, 2015.
- [7] IXYS Cooperation. data sheet IXFX20N120P. DS99854B(04/08), 2008.
- [8] IXYS Cooperation. data sheet ixyj20n120c3d1. DS100486B(8/13), 2013.
- [9] Johann Ertl. Leistungselektronik und Stromrichtertechnik, Skriptum zur Vorlesung. 2012/13.
- [10] Josef Lutz. Halbleiter- Leistungsbaulemente. *Springer-Verlag Berlin Heidelberg* , 2. Auflage, 2006,2012.
- [11] Markus Kopinitz. Aufbau eines Versuchsmodells eines Auxiliary Resonant Commutated Pole Konverters mit SiC-MOSFETs. *Master's thesis, TU-Wien*, 2017.
- [12] EPCOS AG 2017. Ferrite and accessories EFD 25 13 9 core and accessories B66421, B66422. Mai 2017.
- [13] Atmel Corporation. AVR Instruction Set Manual. *Application Note*, Atmel-0856L-AVR-Instruction-Set-Manual-Other-11/2016, 2016.

Literaturverzeichnis

- [14] Texas Instruments. Tiva™ TM4C1294NCPDT Microcontroller. DS-TM4C1294NCPDT-15863.2743 SPMS433B, 2014.
- [15] Allegro MicroSystems, LLC. Data sheet ACS710. *Data sheet*, Rev. 10, 2007-2015.
- [16] LEM. Data sheet HO-6P/SP33. *Data sheet*, Version 2, 2014.
- [17] Adalbert Prechtel. Vorlesungen über die Grundlagen der Elektrotechnik. *Springer-Verlag Wien New York*, Band 1, 1995.
- [18] Hannes Krünägel. Dämpfung der Schaltoszillationen von SiC-Hochstrom-MOSFET. *Universität Rostock*, 2020.

Abbildungsverzeichnis

Abbildung 1.1	Vereinfachtes Schaltbild für die Zusammenschaltung von vier Halbbrücken.	2
Abbildung 2.1	Schaltung zur Messung des Ein- und Ausschaltvorgang und ESB vom MOSFET	6
Abbildung 2.2	zeitlicher Verlauf des Ein- und Ausschaltvorganges eines MOSFETs	7
Abbildung 2.3	vereinfachte Drosselschaltung mit zwei Halbbrücken . . .	8
Abbildung 2.4	Zwei gekoppelte, ideale Spulen	9
Abbildung 2.5	Ersatzinduktivität für Serien- und Parallelschaltung von Spulen	10
Abbildung 2.6	Schaltvorgang von zwei Halbbrücken	11
Abbildung 2.7	mögliche Schaltvorgänge für zwei Halbbrücken	12
Abbildung 2.8	Darstellung einer Stromregelung	12
Abbildung 2.9	Drossel E-Kern	14
Abbildung 2.10	Vereinfachtes Schaltbild für die Zusammenschaltung von vier Halbbrücken.	14
Abbildung 2.11	Verlauf der Ausgangsspannung für die Schaltfolge der Zustände 1, 3, 7 und 15	17
Abbildung 2.12	Zustandsdiagramm für vier Halbbrücken	18
Abbildung 2.13	Mögliche Spannungsverläufe an den drei Drosseln	19
Abbildung 3.1	Übersicht der einzelnen Hardware Funktionsblöcke. . . .	21
Abbildung 3.2	Drossel ohne Luftspalt	25
Abbildung 3.3	Sperrverzögerungszeit MOSFET	26
Abbildung 3.4	Strommessung mittels vier Stromsensoren	28
Abbildung 3.5	Aufgebaute Strommessung mittels vier Stromsensoren .	29
Abbildung 3.6	Subtrahierer für Signalanpassung der Stromsensoren	29
Abbildung 3.7	Strommessung mittels drei Sensoren	30
Abbildung 3.8	Aufgebaute Strommessung mittels drei Stromsensoren .	31
Abbildung 3.9	Abweichung der ADC Werte mit ACS Sensoren	34
Abbildung 3.10	Abweichung der ADC Werte mit LEM Sensoren	34
Abbildung 4.1	Sättigungsstrom Drossel ab	37

Abbildungsverzeichnis

Abbildung 4.2	Sättigungsstrom Drossel xy	37
Abbildung 4.3	Einfaches Ersatzschaltbild einer Drossel	38
Abbildung 4.4	Ersatzschaltbild einer Drossel mit Widerstand R_{Fe}	39
Abbildung 4.5	Impedanz der Drossel a	40
Abbildung 4.6	Impedanz der Drossel ab	40
Abbildung 4.7	Spannungsänderungsgeschwindigkeit Eingang Drossel b	42
Abbildung 4.8	Spannungsänderungsgeschwindigkeit Ausgang Drossel xy	42
Abbildung 4.9	ungestörter Einschaltvorgang 4,4 A	43
Abbildung 4.10	ungestörter Ausschaltvorgang 4,4 A	44
Abbildung 4.11	Flussdichte in Drossel ab für Störung in einem Zweig . .	47
Abbildung 4.12	Flussdichte in Drossel cd für Störung im Zweig a	48
Abbildung 4.13	Flussdichte in Drossel xy für Störung in einem Zweig . .	48
Abbildung 4.14	Flussdichte in Drossel ab für Störungen in den Zweigen a und b	49
Abbildung 4.15	Flussdichte in Drossel cd für Störung in den Zweigen a und b	50
Abbildung 4.16	Flussdichte in Drossel xy für Störungen in den Zweigen a und b	51
Abbildung 4.17	Dynamik der Regelung	52
Abbildung 5.1	Gesamtaufbau mit der Differenzstrommessung und Mi- krocontroller	54

Tabellenverzeichnis

Tabelle 2.1	Eigenschaften verschiedener Halbleitermaterialien	4
Tabelle 2.2	Vergleich zwischen SiC-MOSFET, Si-MOSFET und IGBT	5
Tabelle 2.3	Schaltzustände für 4 Halbbrücken	16
Tabelle 2.4	Zustandstabelle der möglichen 24 Schaltkombinationen .	20
Tabelle 3.1	Berechnete Induktivitäten von der Auslegung	25
Tabelle 3.2	Ausgangsspannung und Abweichung des Subtrahierers in Abhängigkeit vom gemessenen Strom.	29
Tabelle 4.1	Vermessung der Einzelinduktivitäten	36
Tabelle 4.2	Vermessung der Drossel paare	36
Tabelle 4.3	Widerstandswerte für ESB	38
Tabelle 4.4	Flussdichten in Abhängigkeit des Schaltmusters	45

Abkürzungen / Nomenklatur


ADC	Analog Digital Converter
EMV	elektromagnetische Verträglichkeit
ESB	Ersatzschaltbild
IGBT	Insulated-Gate Bipolar Transistor
GaAs	Galiumarsenid
GaN	Galliumnitrid
MCU	Microcontroller-Unit
MOSFET	Metall-Oxide-Semiconductor-Field-Effect-Transistor
OPV	Operationsverstärker
PCB	Printed Circuit Board
PWM	Pulsweitenmodulation
Si	Silizium
SiC	Silicon-Carbide
SiC-MOSFET	Silicon-Carbide-Metall-Oxide-Semiconductor-Field-Effect-Transistor
SMD	Surface Mounted Device
THT	Through-Hole Technology


Variablenverzeichnis

Symbol	Bezeichnung	Einheit
B_{sat}	Sättigungsflussdichte	T
B_{ges}	Gesamtflussdichte	T
B_0	Flussdichte durch Differenzstrom	T
ΔB	Flussdichte durch Spannungszeitfläche	T
C_{iss}	Inputkapazität	F
C_{oss}	Outputkapazität	F
C_{rss}	Reversetransferkapazität	F
C_{GS}	Gate-Source-Kapazität	F
C_{GD}	Gate-Drain-Kapazität, Millerkapazität	F
C_{DS}	Drain-Source-Kapazität	F
Q_G	Gate-Ladung	C
Q_{GS}	Gate-Source-Ladung	C
Q_{GD}	Gate-Drain-Ladung	C
I	Strom	A
$I_a, I_b, I_c, I_d, I_x, I_y$	Ströme in den Zweigen $[a]$, $[b]$, $[c]$, $[d]$, $[x]$ und $[y]$	A
I_{ab}	Differenzstrom zwischen Zweig $[a]$ und $[b]$	A
I_{cd}	Differenzstrom zwischen Zweig $[c]$ und $[d]$	A
I_{xy}	Differenzstrom zwischen Zweig $[x]$ und $[y]$	A
I_D	Drainstrom	A
I_C	Kollektorstrom	A
l_{Fe}	Länge Eisenkern	m
$R_{DS,on}$	Durchlasswiderstand	Ω
$t_{d(on)}$	turn on delay time	s
t_r	rising time Einschalten	s
$t_{d(off)}$	turn off delay time	s
t_f	falling time Ausschalten	s
T_d	Verzögerungszeit der Schaltpulse	s
T_j	Junction Temperatur	$^{\circ}C$
$U_{DS,BR}, U_{DS}$	Sperrspannung	V
U_{T0}	Schwellenspannung	V
U_L	Spannung der Induktivität L	V
U_{ab}	Spannung der Induktivität ab	V
U_{cd}	Spannung der Induktivität ac	V
U_{xy}	Spannung der Induktivität xy	V
U_{GS}	Gate-Source-Spannung	V
U_G	Gate-Spannung	V


6 Anhang

6.1 Schaltplan mit 4 Sensoren für Absolutstrommessung






6 Anhang




Vier Stromsensoren
20.01.2022 18:46
Sheet: 3/5


6 Anhang




vier Stromsensoren	
20.01.2022 18:46	
Sheet:	4/5




6.2 Schaltplan mit 3 Sensoren für Differenzstrommessung






Differenzstromsensoren
20.01.2022 19:16
Sheet: 2/4

6 Anhang







Differenzstromsensoren
20.01.2022 19:16
Sheet: 4/4

6.3 vorhandene Schaltung

Für die bereits vorhandene Gatetreiberschaltung ist der Schaltplan eines Halbbrückentreibers eingefügt.





EIDESSTATTLICHE ERKLÄRUNG

Ich erkläre an Eides statt, dass die vorliegende Arbeit nach den anerkannten Grundsätzen für wissenschaftliche Abhandlungen von mir selbstständig erstellt wurde. Alle verwendeten Hilfsmittel, insbesondere die zugrunde gelegte Literatur, sind in dieser Arbeit genannt und aufgelistet. Die aus den Quellen wörtlich entnommenen Stellen, sind als solche kenntlich gemacht.

Das Thema dieser Arbeit wurde von mir bisher weder im In- noch Ausland einer Beurteilerin/einem Beurteiler zur Begutachtung in irgendeiner Form als Prüfungsarbeit vorgelegt. Diese Arbeit stimmt mit der von den Begutachterinnen/Begutachtern beurteilten Arbeit überein.

Wien, am 6. November 2022

Jürgen Wurzer