

# Technische Universität Wien

Fakultät für Elektrotechnik und Informationstechnik  
Institut für Energiesysteme und Elektrische Antriebe

## Aufbau eines Versuchsmodells eines Auxiliary Resonant Commutated Pole Konverters mit SiC-MOSFETs

Wissenschaftliche Arbeit zu Erlangung  
des akademischen Grades eines Dipl.-Ing.

unter Anleitung von

Dipl.-Ing. Thomas Fuchslueger

und

Ao.Univ.Prof. Dipl.-Ing. Dr.techn. Johann Ertl

von

Markus Kopinitz

e0826014

Wien, 20. April 2017

---

## Kurzfassung

Leistungstransistoren auf Basis neuer Halbleitermaterialien wie etwa Silizium-Karbid- (SiC-) oder Gallium-Nitrid- (GaN-) MOSFETs stellen einen wesentlichen Fortschritt für zukünftige leistungselektronische Konverter dar, da sie im Vergleich zu bisherigen Technologien wie etwa Silizium-IGBTs geringere Verluste aufweisen und deshalb die Realisierung von Converttern mit höheren Wirkungsgraden erlauben. Die geringeren Verluste erzielen diese neuen Halbleiterventile allerdings primär durch eine signifikant höhere Schaltgeschwindigkeit, was zur Folge hat, dass sich die  $du/dt$ -Werte der Konverter-Ausgangsspannung dramatisch erhöhen, was zu großen Problemen in Zusammenhang mit der gespeisten Last führen kann. Im Falle von Pulsumrichtern für Antriebe beispielsweise kommt es – abgesehen von allgemeinen EMV-Problemen wie Störungsemissionen – durch die hohen  $du/dt$ -Werte zu einer extremen Belastung des Isolationssystems des gespeisten Drehstrommotors mit der Gefahr einer beträchtlichen Reduktion der Motor-Lebensdauer. Die Situation verschärft sich noch dadurch, dass sich die Spannungspulse an den Motor-Klemmen durch nun stärker auftretenden Reflexionen am Motorkabel weiter erhöhen können.

Ein Einsatz von SiC- bzw. GaN-MOSFETs bei Drehstrommotoren erscheint deshalb nur dann praktikabel, wenn es gelingt, das  $du/dt$  am Motor zu reduzieren, ohne aber die Schaltgeschwindigkeit der Transistoren selbst zu verlangsamen. Hierzu sind mehrere Möglichkeiten denkbar, etwa auch der Einsatz von passiven  $du/dt$ -Filtern am Umrichterausgang, welche allerdings eine beträchtliche Baugröße aufweisen und wiederum Zusatzverluste bedingen. Eine interessante Alternative dazu ist deshalb die Anwendung des „Auxiliary Resonant Commutated Pole“-Konzeptes (ARCP). Diese Schaltungstopologie wurde ursprünglich für GTO-Stromrichter entwickelt um die dort nötige Limitierung des  $du/dt$  der Spannung an den Thyristoren sicherzustellen.

Im Rahmen der vorliegenden Diplomarbeit wurde gezeigt, dass das ARCP-Prinzip gut geeignet ist um bei Umrichtern mit SiC-MOSFETs das  $du/dt$  der Ausgangsspannung auf Werte zu begrenzen, wie sie heutige IGBT-Stromrichter aufweisen ohne dass sich die Schaltverluste der Transistoren erhöhen, sondern durch soft-switching sogar gesenkt werden. Die Steuerung des ARCP-Konverters ist allerdings von beträchtlicher Komplexität, da sie neben der Grundfunktion auch alle möglichen Stör-Betriebszustände des Konverters abfangen können muss. Im konkreten Projekt wurde eine Hardware-Steuerung unter Verwendung eines Zustandsautomaten entwickelt und mittels eines FPGA implementiert. Es konnte die grundsätzliche Funktionsfähigkeit des Konverters nachgewiesen werden, allerdings ist für einen zuverlässigen Betrieb ein nicht unerheblicher Zusatzaufwand an Sensorik, Filterung und high-speed Signalverarbeitung erforderlich.

## Abstract

Power transistors based on novel semiconductor materials like SiC- or GaN-MOSFETs represent a significant advantage for future power electronic converters due to their low losses in comparison to today's technologies like Si-IGBTs. SiC-/GaN-MOSFETs result in higher converter efficiency which is achieved by high switching speed causing, however, very high  $dv/dt$  rates of the converter output/load voltage. For e.g., drives the problem arises that the high  $dv/dt$  – besides common EMI issues – in especial stresses the isolation system of the fed motor affecting its life time. This situation even worsens by the fact that the motor terminal voltages may additionally be increased by reflection effects of the motor cable as well as by inhomogeneous transient voltage distribution within the motor.

The application of SiC-/GaN-MOSFETs for three-phase motor drives therefore seems to be only adequate if a  $dv/dt$  reduction at the motor terminals can be employed without lowering the switching speed of the transistors itself. For this, several variants seem to be possible starting with a passive  $dv/dt$  filter between converter output and motor, showing however a considerable size as well as additional losses. An interesting alternative to this is the application of the “Auxiliary Resonant Commutated Pole“ principle. The ARCP topology originally has been developed for GTO converters to guarantee the required  $dv/dt$  limitation of the thyristor voltages.

The presented thesis analyzes the applicability of the ARCP principle for a SiC-MOSFET bridge leg and demonstrates that the concept is able to limit the output voltage  $dv/dt$  to rates known from today's IGBT converters keeping the switching losses low due to soft-switching. The thesis also reveals, that the control of the ARCP leg shows substantial complexity because in addition to the basic operating mode also many possible error conditions of the converter have to be handled. Within the project a hardware controller based on a finite state machine has been developed and implemented into a FPGA. The functional capability of the principle could be demonstrated, for a reliable operation of the converter, however, a considerable effort for voltage/current sensing, signal filtering and high-speed digital processing is required.

# Vorwort

Die vorliegende Arbeit wurde am Institut für Energiesysteme und elektrische Antriebe der Technischen Universität Wien in Kooperation mit Bombardier Transportation durchgeführt.

Dabei möchte ich Herrn Ao.Univ.Prof. Dipl.-Ing. Dr.techn. Johann Ertl danken, dem es durch seine Vorlesungen gelungen ist, mein Interesse an der Leistungselektronik zu wecken und die Idee zum Thema dieser Diplomarbeit lieferte.

Besonderer Dank gebührt Herrn Dipl.-Ing. Thomas Fuchslueger unter dessen Betreuung und durch dessen Unterstützung diese Arbeit entstanden ist. Dank seiner Denkanstöße wurden aus Sackgassen oft Durchzugsstraßen.

Danke an meine Familie, Freundin, Freunde und Kollegen, die mein Leben zu dem machen, was es ist.

# Inhaltsverzeichnis

<b>1</b>	<b>Einleitung</b>	<b>1</b>
<b>2</b>	<b>Grundlagen des ARCP-Konverters</b>	<b>3</b>
2.1	Grundschialtung des ARCP-Konverters . . . . .	3
2.2	Funktionsweise . . . . .	4
2.2.1	Einschalten . . . . .	5
2.2.2	Ausschalten . . . . .	9
<b>3</b>	<b>Praktische Umsetzung</b>	<b>14</b>
3.1	Leistungsteil . . . . .	15
3.1.1	SiC-Leistungstransistoren . . . . .	16
3.1.2	Dimensionierung der Schwingkreiskomponenten . . . . .	18
3.1.3	Messung der Ein- und Ausgangsgrößen . . . . .	20
3.1.4	Dimensionierung des Kühlkörpers für die Leistungstransistoren	20
3.2	Treiberschaltung . . . . .	21
3.3	Steuerschaltung . . . . .	23
3.3.1	Spannungsversorgung . . . . .	23
3.3.2	Steuerung . . . . .	24
3.3.3	Verzögerungen . . . . .	33
3.3.4	Zeitgesteuertes Konzept . . . . .	37
3.4	Zustandsautomat . . . . .	38
3.4.1	FPGA . . . . .	39
3.4.2	Programm zur Realisierung des Zustandsautomaten . . . . .	40
3.4.3	Umsetzung der Steuerung mittels Digitalen Signalprozessor DSP . . . . .	45
<b>4</b>	<b>Messungen</b>	<b>46</b>
4.1	Inbetriebnahme . . . . .	49
4.2	Messung 1 . . . . .	51
4.2.1	Einschalten . . . . .	53
4.2.2	Ausschalten . . . . .	54
4.3	Messung 2 . . . . .	55
4.4	Messung 3 . . . . .	57
4.5	Interpretation der Messergebnisse . . . . .	60
<b>5</b>	<b>Entwicklungsmöglichkeiten</b>	<b>61</b>
5.1	Leistungsteil . . . . .	61
5.2	Treiber . . . . .	62
5.3	Steuerschaltung . . . . .	62

5.4	Zustandsautomat . . . . .	63
5.5	Aufbau . . . . .	63
<b>6</b>	<b>Fazit</b>	<b>64</b>
<b>A</b>	<b>Fotos</b>	<b>66</b>
A.1	Vorderseite . . . . .	66
A.2	Rückseite . . . . .	66
<b>B</b>	<b>VHDL Programm des FPGA</b>	<b>67</b>
B.1	Top File . . . . .	67
B.2	Automat . . . . .	68
<b>C</b>	<b>Schaltungen</b>	<b>71</b>
C.1	Leistungsteil . . . . .	71
C.2	Treiber . . . . .	72
C.3	Steuerung . . . . .	73

# Abbildungsverzeichnis

2.1	Grundschtaltung des ARCP-Konverters. . . . .	3
2.2	uZi-Diagramm des Einschaltvorganges. . . . .	5
2.3	$i_S(t)$ und $u_A(t)$ während des Einschaltvorganges. . . . .	6
2.4	Schaltzustände der Transistoren während des Einschaltvorganges. . . . .	6
2.5	uZi-Diagramm des Ausschaltvorganges. . . . .	10
2.6	$i_S(t)$ und $u_A(t)$ während des Ausschaltvorganges. . . . .	10
2.7	Schaltzustände der Transistoren während des Ausschaltvorganges. . . . .	11
2.8	Funktion $U_C(I_A)$ . . . . .	13
3.1	Schematischer Aufbau in vier Komponenten. . . . .	15
3.2	Schaltung des Leistungsteils. . . . .	16
3.3	Zeitverhalten der SiC-MOSFETs. . . . .	17
3.4	$du_A/dt$ in Abhängigkeit der Eingangsspannung. . . . .	19
3.5	Versorgung des Treiberbausteins. . . . .	22
3.6	Gateansteuerung durch den Treiber. . . . .	22
3.7	Zeitverhalten des Treibers. . . . .	23
3.8	Beschaltung des passiven Stromwandlers. . . . .	25
3.9	Ausgangssignal des Hall Sensors. . . . .	26
3.10	Schaltung zur Addition der Signale von $I_A$ und $I_B$ . . . . .	27
3.11	Komparator Vergleichsschaltung. . . . .	27
3.12	Vergleich $U_C(I_A)$ und $U'_C(I_A)$ . . . . .	29
3.13	Schaltung zur Funktion $U'_C(I_A) - U_E/2$ . . . . .	30
3.14	Knickennlinie zur Schaltung aus Abb.3.13. . . . .	31
3.15	uZi-Diagramm mit Verzögerung von $t_2$ beim Einschalten. . . . .	35
3.16	Anpassung der Funktion $U'_C$ auf Grund einer Verzögerung $t_\Delta$ . . . . .	36
3.17	SiC C2M0080120D im 3.Quadranten. . . . .	37
3.18	Grundfunktion des ARCP-Konverter Zustandsautomaten. . . . .	39
3.19	Funktion des realisierten ARCP-Konverter Zustandsautomaten. . . . .	44
4.1	Versuchsaufbau mit $L + R \parallel C$ Last am Ausgang. . . . .	47
4.2	Foto der Vorderseite des Labormodells. . . . .	47
4.3	Messgrößen der Strom- und Spannungsverläufe. . . . .	48
4.4	Strom- und Spannungsverläufe beim Ein- und Ausschalten. . . . .	49
4.5	Verlauf der Steuersignale. . . . .	50
4.6	Messung 1 Strom- und Spannungsverläufe einer Periode. . . . .	52
4.7	Messung 1 Einschalten. . . . .	53
4.8	Messung 1 Ausschalten. . . . .	54
4.9	Messung 2 Einschalten. . . . .	56
4.10	Messung 2 Ausschalten. . . . .	57
4.11	Messung 3 Einschalten. . . . .	58
4.12	Messung 3 Ausschalten. . . . .	59

## Tabellenverzeichnis

3.1	Wichtigste Daten der eingesetzten SiC-MOSFETs [2][3]. . . . .	17
3.2	Schaltverzögerungen des Gate-Treibers Silicon Labs Si8261 [11]. . .	23
3.3	Ein- und Ausgänge des FPGAs. . . . .	41
3.4	Zustandsübersicht mit $Z_{n+1} \neq Z_F$ . . . . .	44
4.1	Soll und Ist- Werte der Größen aus Messung 1. . . . .	51
4.2	Soll- und Ist-Werte der Größen aus Messung 2. . . . .	55
4.3	Soll- und Ist-Werte der Größen aus Messung 3. . . . .	58

## 1 Einleitung

Der Einzug moderner Halbleitertechnologien und Materialien wie Siliziumkarbid (SiC) oder Galliumnitrid (GaN) in die Leistungselektronik bringt durch die im Vergleich zu Silizium (Si) höhere Bandlücke signifikante Vorteile. Durch die höhere kritische Feldstärke und den damit verbundenen konstruktiven Möglichkeiten des Aufbaus von Transistoren auf Basis von SiC oder GaN sind unter anderem ein wesentlich geringerer  $R_{DSon}$ , eine höhere Schaltgeschwindigkeit bei hohen Sperrspannungen und eine höhere maximale Betriebstemperatur möglich. Dies bedeutet höhere Effizienz, als auch geringere Baugrößen und damit eine Verbesserung der zwei wichtigsten Eigenschaften leistungselektronischer Schaltungen.

Im Vergleich zu den in modernen Umrichterschaltungen eingesetzten IGBTs (Insulated-Gate Bipolar Transistor) besitzen diese MOSFET-Schalter die Vorteile, dass hohe Schaltfrequenzen erreichbar sind, da beim Schalten kein „Tail-Current“ auftritt, und der Wirkungsgrad im Teillastbereich wesentlich höher ist, weil die Transistoren ohmsche Durchlasscharakteristik haben.

Die hohe Schaltgeschwindigkeit mit Schaltflanken von bis zu  $50kV/\mu s$  [9] kann allerdings vor allem bei der Ansteuerung von elektrischen Maschinen zu Problemen führen. Dabei kann es wie folgend beschrieben, zu mehreren ungewollten Effekten wie EMV-Problemen, Spannungserhöhungen durch Reflexionen an Leitungsenden und inhomogenen Spannungsverteilungen entlang der Wicklungen kommen.

Es gibt im Allgemeinen mehrere Möglichkeiten diese steilen Schaltflanken zu vermeiden, ohne den Schaltvorgang innerhalb der Ventile zu verlangsamen und damit zusätzliche Verluste innerhalb des Bauelements zu schaffen. Diese reichen von passiven Ausgangsfiltern, über das versetzte Schalten von parallel geschalteten Halbbrücken, bis hin zu Invertern mit resonanten Hilfszweigen.

Mit letztgenannten „Auxiliary Resonant Commutated Pole“-Konverter, kurz ARCP-Konverter ist man im Stande, durch eine geeignete Bauteilauslegung und Ansteuerung eine abhängig von der Eingangsspannung aber unabhängig vom Ausgangsstrom des Converters definierte Steigung der Schaltflanke einzustellen. Zusätzlich werden die Schaltvorgänge theoretisch spannungs- oder stromfrei durchgeführt. Die Schaltvorgänge des Aus- und Einschaltens wurden von McMurray und DeDoncker/Lyons beschrieben und dienten erst der Effizienzsteigerung und Optimierung von GTO-Schaltungen für die dort ventilbedingt notwendige Beschränkung des  $du/dt$  der Schaltflanken.

Ob dieses Prinzip auch bei modernen SiC Transistoren zur  $du/dt$ -Begrenzung der Ausgangsspannung anwendbar ist, soll durch die Entwicklung und den Aufbau eines Laborprototyps einer ARCP-Konverter-Schaltung inklusive Ansteuerung im Rahmen dieser Diplomarbeit gezeigt werden. Die theoretischen Grundlagen, die Umsetzung und die Erkenntnisse dieser Arbeiten werden in den folgenden Kapiteln beschrieben.

## Spannungsbeanspruchung bei Umrichterspeisung von elektrischen Maschinen

Die maximale Schaltgeschwindigkeit wird bei umrichtergespeisten Maschinen hauptsächlich durch drei Effekte begrenzt [1]:

- Spannungserhöhungen durch Reflexionen an den Motorzuleitungen
- inhomogene Spannungsverteilung an der Motorwicklung
- Beeinflussung der EMV durch Oberschwingungen

Nachdem die Hf-Impedanz der Wicklung  $Z_M$  in der Maschine im Allgemeinen höher ist als der Wellenwiderstand  $Z_L$  der Versorgungsleitung kommt es nach dem Leitungsmodell zu Reflexionen am Ende der Leitung. Da  $Z_L \ll Z_M$  gilt wird die Leitung praktisch im Leerlauf betrieben, was einen Reflexionsfaktor von 1 und somit eine Verdoppelung der Spannung am Leitungsende und somit an den Motorklemmen bedeutet. Bei einem vereinfacht linearen Spannungsanstieg von  $50kV/\mu s$  und einer Zwischenkreisspannung von  $U_E = 600V$  beträgt die Anstiegszeit der Spannung  $t_S = 12ns$ . Ist diese Anstiegszeit kürzer als die Laufzeit der Spannungswelle über die doppelte Leitungslänge, so wird der Effekt der Reflexion maximal. Diese Art der Spannungsüberhöhung ist also von der Leitungslänge und der rise-time  $t_S$  abhängig. Angenommen die Ausbreitungsgeschwindigkeit ist gleich der halben Lichtgeschwindigkeit  $c_0/2$  und die rise-time  $t_S = 12ns$  so bedeutet das, dass die Reflexion bei Leitungslängen schon ab  $0,9m$  Kabellänge schlagend wird. Durch diese Spannungsüberhöhungen (bzw. im Ernstfall sogar Verdoppelung) kommt es zu einer starken zusätzlichen Belastung der Wicklungsisolation.

Durch diesen transienten Vorgang kommt es weiters zu ungleichen (inhomogenen) Spannungsverteilungen entlang der Wicklungen. Dies liegt an der verteilten Kapazität der Wicklung gegen das geerdete Blechpaket (LC-Kettenleiter-Modell). Nachdem die Windungsisolation im Allgemeinen nicht auf die volle Versorgungsspannung ausgelegt ist, können zu hohe Schaltgeschwindigkeiten somit zu Überschlägen und Beschädigungen innerhalb der Wicklungen führen.

Der dritte Effekt betrifft die elektromagnetische Verträglichkeit, da es durch den schnellen Spannungsanstieg zu hochfrequenten Oberschwingungen kommt. Kopplern sich diese in z.B. Leitungen von nahegelegenen Steuerungselementen ein, ist eine Minderung der Stabilität bzw. Störung der Funktion zu erwarten.

## 2 Grundlagen des ARCP-Konverters

### 2.1 Grundschialtung des ARCP-Konverters




Abbildung 2.1: Idealisierte Grundschialtung des ARCP-Konverters.

Abbildung 2.1 zeigt die idealisierte Grundschialtung eines ARCP-Konverters an einem Spannungszwischenkreisumrichter. Der Hauptzweig besteht aus den beiden Leistungstransistoren  $T_P$  und  $T_N$  mit den jeweiligen anti-parallelen Inversdioden  $D_P$  und  $D_N$ .

Die Kondensatoren  $C_{Sp}$  und  $C_{Sn}$  bilden zusammen die Größe der Schwingkreis-Kapazität  $C_S$ .

$$C_S = C_{Sp} + C_{Sn} \quad (2.1)$$

Gemeinsam mit der Drossel  $L_S$  im Hilfszweig, die durch  $T_{Sp}$  bzw.  $T_{Sn}$  zugeschaltet wird, bildet diese denn Resonanzkreis. Diese Bauelemente bestimmen auch die Kreisfrequenz des Umschwingvorgangs  $\omega_S$ .

$$\omega_S = \frac{1}{\sqrt{L_S \cdot C_S}} \quad (2.2)$$

Zur Speisung des Resonanzkreises wird der halbe Wert der Eingangsspannung  $U_E/2$  benötigt. Diese kann im einfachsten Fall wie abgebildet über einen Spannungsteiler durch große Kapazitäten  $C_0$  und dazu parallel geschalteten Widerständen  $R_0$  gebildet werden. Ebenfalls möglich wäre die Verwendung von zwei in Serie geschalteten Spannungsquellen deren Ausgangsspannung jeweils  $U_E/2$  beträgt.

Der Kennwiderstand des Schwingkreises wird mit  $Z_S$  angegeben.

$$Z_S = \sqrt{\frac{L_S}{C_S}} \quad (2.3)$$

## 2.2 Funktionsweise

Die Anforderungen an einen ARCP-Konverter sind zum einen, dass beim Schaltvorgang des Brückenweiges am Ausgang  $u_A$  eine Schaltflanke mit definierter maximaler Steigung  $\frac{du_A}{dt}$  entsteht. Zum anderen soll die Verlustleistung bei den Schaltvorgängen in den MOSFET-Transistoren durch strom- oder spannungsloses Schalten minimiert werden.

Beim Einschalten (=Stromübergang von  $T_N$  auf  $T_P$  bei positivem  $I_A$ ) steigt durch das Zuschalten von  $T_{Sp}$  der Strom  $i_S$  an, bis dieser größer ist als der Ausgangsstrom  $I_A$ . Nun wird der Transistor  $T_N$  ausgeschaltet. Durch diese Strukturänderung kommt es zu einem Umschwingvorgang, durch den die Kondensatoren umgeladen werden und die Ausgangsspannung  $u_A$  ansteigt. Wird  $u_A = U_E$  erreicht, kann der obere Transistor  $T_P$  verlustlos eingeschaltet werden und der Strom in  $L_S$  baut sich auf Grund der während des Umschwingvorgangs negativ gewordenen Spannung  $u_S$  wieder linear ab.

Beim Ausschalten (=Stromübergang von  $T_P$  auf  $T_N$  bei positivem  $I_A$ ) wird nach Abschalten von  $T_P$  der Kondensator  $C_S$  durch den Ausgangsstrom  $I_A$  entladen bis  $T_N$  letztlich nach Erreichen von  $u_A = 0$  verlustlos eingeschaltet werden kann. Ist der Ausgangsstrom  $I_A$  klein oder gar Null, kann bzw. muss dieser Vorgang durch Zuschalten des Hilfskreises beschleunigt werden. Dabei baut sich nach Einschalten von  $T_{Sn}$  auf Grund der anfangs negativen Spannung  $u_S$  an der Induktivität  $L_S$  ein negativer Strom  $i_S$  auf, der den Umladevorgang von  $C_S$  unterstützt. Durch die erneute Strukturänderung kommt es abermals zum Umschwingen von  $i_S$  und  $u_S$ .

Gesteuert wird der Inverterzweig durch ein externes Signal  $s_{PWM}$ , dessen positive Schaltflanke das Ein- und dessen negative Schaltflanke das Ausschalten des ARCP-Konverters einleitet. Das Tastverhältnis  $\delta_{PWM}$  dieses Signals bestimmt näherungsweise den Mittelwert der Ausgangsspannung in Relation zur Eingangsspannung bzw. den Mittelwert des Eingangsstromes zum Ausgangsstrom [5].

$$\bar{u}_A \approx \delta_{PWM} \cdot U_E \quad (2.4)$$

$$\bar{i}_E \approx \delta_{PWM} \cdot I_A \quad (2.5)$$

In den folgenden Erläuterungen werden, so nicht anders angegeben, alle Bauteile als ideal angenommen. Und es wird davon ausgegangen, dass der Ausgang mit einer induktiven Last beschaltet ist, die groß genug ist, um den Stromrippel am

Ausgang soweit zu minimieren, dass ein praktisch rippelfreier Ausgangsstrom  $I_A$  vorausgesetzt werden kann. Zusätzlich wird der Ein- und Ausschaltvorgang in Zustände unterteilt. Die Zustandswechsel erfolgen jeweils mit den Schalthandlungen zu den Zeitpunkten  $t_0$  bis  $t_7$ .

### 2.2.1 Einschalten

Das Einschalten des ARCP-Konverters, also der Prozess um die Ausgangsspannung mit einem stets definierten  $du_A/dt$  von 0V auf das positive Niveau von  $U_E$  bei positivem Ausgangsstrom  $I_A$  anzuheben, wird nach Vorbild von R.W. De Doncker und J.P. Lyons [10] beschrieben.

Im Grundzustand  $Z_0$  ist  $u_A = 0V$ , die Transistoren  $T_P$ ,  $T_{Sp}$ ,  $T_{Sn}$  sperren und  $T_N$  ist leitend und führt den Strom  $I_A$ .

Abbildung 2.4 zeigt die Schaltzustände der MOSFETs während des Einschaltens. 0 oder *low* bedeutet nach positiver Logik, dass der Transistor sperrt, 1 oder *high* dass er leitet. Die Zeitachse dieser Grafik ist nicht maßstabsgetreu abgebildet.




Abbildung 2.2: uZi-Diagramm des Einschaltvorganges.




Abbildung 2.3:  $i_S(t)$  und  $u_A(t)$  während des Einschaltvorganges.




Abbildung 2.4: Schaltzustände der Transistoren während des Einschaltvorganges.

**Z<sub>1</sub>:**  $t_0 \rightarrow t_1$

Der Zeitpunkt  $t_0$  wird durch die positive Schaltflanke des externen Eingangssignals  $s_{PWM}$  bestimmt. Der Transistor  $T_{Sp}$  wird leitend geschaltet wodurch über  $L_S$  die Spannung  $u_A/2$  anliegt. Entlang des Hilfszweigs baut sich über  $D_{Sp}$ ,  $T_{Sp}$  und  $L_S$  der Strom  $i_S$  mit der Funktion

$$i_S(t) = \frac{U_E/2}{L_S} \cdot t \quad (2.6)$$

auf. Nach der Zeit

$$T_{01} = \frac{I_A + I_B}{U_E/2} \cdot L_S \quad (2.7)$$

liefert der Hilfszweig den gesamten Ausgangsstrom  $I_A$  und zusätzlich einen „Boost-Strom“  $I_B$  und  $T_N$  kann abgeschaltet werden. Dieser führt beim Abschalten nur den Boost-Strom  $I_B$ .

Diese zusätzliche Stromgröße  $I_B$  wird eingeführt um Verluste durch eine Dämpfung beim Umschwingvorgang kompensieren zu können.  $I_B$  ist eine einstellbare Größe und bedeutet eine Differenz zwischen  $i_S$  und  $I_A$  zum Zeitpunkt  $t_1$ .

$$I_B = i_S(t_1) - I_A \quad (2.8)$$

Zusätzlich bewirkt der Boost-Strom eine Beschleunigung des Umschwingvorgangs vor allem bei niedrigen Eingangsspannungen, wie in Kapitel 3.1.2 noch gezeigt wird.

Im uZi-Diagramm (Abb. 2.2) wird der Vorgang während  $Z_1$  als gerade Strecke auf der ZI-Achse vom Ursprung bis  $Z_S \cdot (I_A + I_B)$  dargestellt.

**Z<sub>2</sub>:**  $t_1 \rightarrow t_2$

Ab dem Zeitpunkt  $t_1$  beginnt der eigentliche Umschwingvorgang mit dem Ausschalten des Transistors  $T_N$ . Durch diese Strukturumschaltung entsteht ein Schwingkreis mit den Größen  $i_S$  und  $u_S$  bzw.  $u_A$ . Zu Beginn des Umschwingvorgangs beträgt das Ausgangspotential  $0V$ , somit liegt über  $L_S$  zu  $t_1$  die Spannung  $U_E/2$  an.  $i_S$  steigt, wodurch mit  $i_S(t) - I_A$  der Kondensator  $C_{Sp}$  ge- und  $C_{Sn}$  entladen wird, wodurch die Ausgangsspannung  $u_A$  steigt und  $u_S$  sinkt.

Bei  $u_A = U_E/2$ , also  $u_S = 0$  hat  $i_S$  den Maximalwert  $I_{Smax}$  erreicht, wie im uZi-Diagramm Abbildung ersichtlich ist. Somit befindet sich zu diesem Zeitpunkt die maximale Steigung der Schaltflanke der Ausgangsspannung  $du_A/dt_{max}$ .

Durch die gespeicherte Energie in  $L_S$  fließt  $i_S$  weiter,  $u_S$  wird negativ und  $i_S$  sinkt allmählich bis die Ausgangsspannung  $u_A = U_E$  erreicht hat.  $T_P$  kann zum Zeitpunkt  $t_2$  spannungsfrei eingeschaltet werden. Ein Überschwingen von  $u_A$  wird durch die parallele Diode  $D_P$  (=Inversdiode des MOSFETs  $T_P$ ) verhindert.

Ein zu frühes Einschalten von  $T_P$ , also bevor  $u_A = U_E$  erreicht ist, bedeutet, dass die Eingangsspannung auf die noch nicht vollständig umgeladene Kapazität  $C_S$  geschaltet wird, was mitunter sehr hohe Ausgleichsströme über  $T_P$ ,  $C_{Sp}$  und  $C_{Sn}$  bedeuten würde. Hingegen kann bei einem etwas zu späten Schaltvorgang die Ausgangsspannung die Eingangsspannung nur maximal um die Flussspannung der Diode  $D_P$  übersteigen. Darauf wird in Kapitel 3.3.3 genauer eingegangen. Dieser Abschnitt wird im uZi-Diagramm als Kreissegment mit

$$\gamma = 2 \cdot \arctan \left( \frac{U_E/2}{Z_S \cdot I_B} \right) \quad (2.9)$$

und

$$r = \sqrt{\left(\frac{U_E}{2}\right)^2 + (Z_S \cdot I_B)^2} \quad (2.10)$$

beschrieben, welches mit der bekannten charakteristischen Winkelgeschwindigkeit  $\omega_S$  durchlaufen wird. Daraus ergibt sich die Dauer

$$T_{12} = \frac{\gamma}{\omega_S} = \gamma \cdot \sqrt{L_S \cdot C_S} = \frac{2}{\omega_S} \cdot \arctan \left( \frac{U_E/2}{Z_S \cdot I_B} \right). \quad (2.11)$$

Anhand dieser Darstellung lässt sich auch die maximale Steigung der Schaltflanke der Ausgangsspannung  $du_A/dt_{max}$  bestimmen.

$$\frac{du_A}{dt}_{max} = \omega_S \cdot r = \sqrt{\left(\frac{U_E}{2} \cdot \omega_s\right)^2 + \left(\frac{I_B}{C_S}\right)^2} \quad (2.12)$$

Diese maximale Änderungsrate hängt beim Einschalten also nur von konstant anzunehmenden Größen ab und kann während des Betriebs somit auch als konstant angenommen werden. Der maximale Umschwing-Strom

$$I_{Smax} = I_A + \sqrt{\left(\frac{U_E/2}{Z_S}\right)^2 + I_B^2} \quad (2.13)$$

ist für die Dimensionierung des Hilfszweiges wichtig bzw. muss dieser Strom kurzzeitig durch dessen Speisung bereitgestellt werden. Er fließt nicht am Ausgang des ARCP-Konverters.

**Z<sub>3</sub>:**  $t_2 \rightarrow t_3$

Nachdem  $T_P$  eingeschaltet wurde, wird die Ausgangsspannung auf den Wert von  $U_E$  gehalten. Dadurch ist  $U_S = U_E/2$ , wodurch der Strom  $i_S$  über der Induktivität  $L_S$  mit einer linearen Funktion sinkt.

Dieser Vorgang hat analog zu Gleichung 2.7 die Dauer von

$$T_{23} = \frac{I_A + I_B}{U_E/2} \cdot L_S. \quad (2.14)$$

Mit der gleichen Änderungsrate mit welcher  $i_S$  sinkt, steigt der Strom, der über den oberen Hauptzweig fließt. Zum Zeitpunkt  $t_3$ , also bei  $i_S = 0A$  wird über  $T_P$  der gesamte Ausgangsstrom  $I_A$  bereitstellt. Der Strom im Hilfszweig kann auf Grund der Sperrrichtung der Diode  $D_{Sp}$  nun nicht negativ werden.

**Z<sub>4</sub>:**  $t_3 \rightarrow t_4$

Das Einschalten ist beendet und Zustand  $Z_4$  erreicht, wenn  $u_A = U_E$  und  $i_S = 0$  erfüllt ist. Der gesamte Vorgang ist ab der positiven Schaltflanke von  $s_{PWM}$  nach

$$T_{03} = \frac{I_A + I_B}{U_E} \cdot L_S + \frac{2}{\omega_S} \cdot \arctan \left( \frac{U_E/2}{Z_S \cdot I_B} \right) \quad (2.15)$$

beendet.

### 2.2.2 Ausschalten

Beim Ausschalten des Brückenzeigs soll die Ausgangsspannung von  $U_E$  auf  $0V$  gesenkt werden. Das Grundprinzip dieses Prozess wurde aus [14] übernommen.

Wie in Abbildung 2.7 zu sehen, ist in der Ausgangssituation  $T_P$  der einzige leitende Transistor, und führt somit den gesamten Ausgangsstrom  $I_A$ . Dadurch wird die Ausgangsspannung auf dem Niveau der Eingangsspannung  $U_E$  gehalten. Der Kondensator  $C_{Sp}$  ist ent- und  $C_{Sn}$  geladen.




Abbildung 2.5: uZi-Diagramm des Ausschaltvorganges.




Abbildung 2.6:  $i_S(t)$  und  $u_A(t)$  während des Ausschaltvorganges.




Abbildung 2.7: Schaltzustände der Transistoren während des Ausschaltvorganges.

**$Z_5$ :**  $t_4 \rightarrow t_5$

Mit der fallenden Schaltflanke von  $\delta_{PWM}$  zum Zeitpunkt  $t_4$  beginnt nun der Ausschaltvorgang durch das Abschalten des Transistors  $T_P$ . Der positive Ausgangsstrom  $I_A$  entlädt nun die Kapazität  $C_{S_n}$  und lädt  $C_{S_p}$ . Dadurch sinkt die Ausgangsspannung mit der Rate

$$\frac{du_A}{dt} = -\frac{I_A}{C_S} \quad (2.16)$$

linear bis eine errechnete Spannung  $U_C$  erreicht wird. Dieser Vorgang hat eine Dauer von

$$T_{45} = (U_E - U_C) \cdot \frac{C_S}{I_A}. \quad (2.17)$$

Bei einem positiven Ausgangsstrom größer Null würde an sich allein dieser Vorgang ausreichen, um  $u_A$  auf  $0V$  zu senken. Allerdings würde dies bei kleinen Strömen entsprechend lange dauern bzw. für  $I_A \sim 0$  überhaupt nicht funktionieren. Daher kann über das Zuschalten des Hilfszweiges eine Beschleunigung erreicht werden indem über  $L_S$ ,  $D_{S_n}$  und  $T_{S_n}$  dem Knotenpunkt zwischen den Kondensatoren eine weitere Stromkomponente  $i_S$  entzogen wird. Der Verlauf von  $i_S$  wird wie beim Einschalten durch einen Umschwingvorgang definiert.

**Z<sub>6</sub>:**  $t_5 \rightarrow t_6$

Dazu wird wenn  $u_A = U_C$  erreicht wird,  $T_{Sn}$  eingeschaltet. Die Spannung  $u_S$  beträgt  $-U_C/2$ . Dadurch baut sich der Strom  $i_S$  mit

$$i_S(t) = -r \cdot \sin\left((t - t_5) \cdot \omega_S + \frac{\pi - \gamma}{2}\right) + Z_S \cdot I_A \quad \text{für} \quad t_5 \leq t \leq t_6 \quad (2.18)$$

auf. Sein Minimum erreicht dieser Strom bei  $u_A = U_E/2$ , wenn  $u_S = 0V$ . Danach sinkt sein Betrag wieder bis  $u_A = U_E - U_C$  und  $i_S = 0A$ . Im uZi-Diagramm Abbildung 2.5 wird dies durch einen Kreissegment beschrieben, das in den zweiten Quadranten eintaucht und die U-Achse an den Stellen  $U_C$  und  $U_E - U_C$  mit

$$\gamma = 2 \cdot \arctan\left(\frac{U_C - U_E/2}{Z_S \cdot I_A}\right) \quad (2.19)$$

schneidet. Dieses Kreissegment wird durch den Radius

$$r = \sqrt{\left(U_C - \frac{U_E}{2}\right)^2 + (Z_S \cdot I_A)^2} \quad (2.20)$$

und den Mittelpunkt bei  $Z_S \cdot I_A$  bzw.  $U_E/2$  beschrieben, womit sich die maximale Änderungsrate der Spannung  $u_A$  zu

$$\left|\frac{du_A}{dt}\right|_{max} = \omega_S \cdot r \quad (2.21)$$

ergibt.

Da diese maximale Änderungsrate der Ausgangsspannung wie schon beschrieben durch mehrere Effekte limitiert ist, und sie deshalb als gegeben angenommen werden kann, lässt sich die Gleichung 2.21 nach Einsetzen von 2.20 zu Gleichung 2.22 umformen um die Spannung  $U_C$  zu erhalten.

$$U_C = \frac{U_E}{2} + \sqrt{\left(\frac{du_A}{dt}_{max}\right)^2 \cdot L_S \cdot C_S - (Z_S \cdot I_A)^2} \quad (2.22)$$


$I_{Smin}$  lässt sich nach den bekannten Größen des Radius  $r$  und des Mittelpunktes wie folgt berechnen.

$$I_{Smin} = \frac{r}{Z_S} - I_A \quad (2.23)$$

Die Funktion  $U_C(I_A)$  hat grundsätzlich den Verlauf aus Abbildung 2.8 wobei die x-Achse auf Höhe der halben Eingangsspannung  $U_E/2$  liegt.

Dieser Zustand  $Z_6$  hat eine Dauer von

$$T_{56} = \frac{\gamma}{\omega_S} = \frac{2}{\omega_S} \cdot \arctan\left(\frac{U_C - U_E/2}{Z_S \cdot I_A}\right) \quad (2.24)$$


 Abbildung 2.8: Funktion  $U_C(I_A)$ .

**Z<sub>7</sub>:**  $t_6 \rightarrow t_7$

Nachdem  $i_S = 0A$  und  $u_A = U_E - U_C$  wird der Hilfskreis mit  $T_{S_n}$  wieder ausgeschaltet. Dass sich im Hilfskreis ein positiver Strom ausbildet, da  $u_S$  mittlerweile auch positiv ist, wird durch die Diode  $D_{S_n}$  verhindert. Dieser Vorgang läuft analog zu  $T_{45}$  und hat somit ebenfalls eine Dauer von

$$T_{67} = T_{45} = (U_E - U_C) \cdot \frac{C_S}{I_A}. \quad (2.25)$$

Danach ist  $u_A = 0V$  und  $T_N$  kann spannungsfrei in  $t_7$  eingeschaltet werden. Geschieht dies zu spät hindert die Diode  $D_N$  die Ausgangsspannung daran negativ zu werden.

Nachdem bei maximal bemessenem Ausgangsstrom  $du_A/dt_{max}$  bereits während  $T_{45}$ , also ohne Hilfszweig erreicht wird, kann  $T_{56}$  auch zu Null werden. In diesem Fall „streift“ der Halbkreis im uZi-Diagramm die U-Achse bei  $U_E/2$ .

Andererseits kann es bei kleinem Ausgangsstrom  $I_A$  und kleiner Eingangsspannung  $U_E$  auch dazu kommen, dass durch die Formel 2.22 der rechnerische Wert  $U_C > U_E$  wird. In diesem Fall wird

$$T_{67} = T_{45} = 0 \quad (2.26)$$

und

$$T_{56} = \frac{\gamma}{\omega_S} = \frac{2}{\omega_S} \cdot \arctan\left(\frac{U_E/2}{Z_S \cdot I_A}\right). \quad (2.27)$$

### 3 Praktische Umsetzung

Aufgabe der Diplomarbeit war es, ein Labormodell eines Tiefsetzstellers mit einem ARCP-Brückenweig und SiC-MOSFETs zu entwickeln, zu bauen und zu testen. Die Funktionsweise soll nach Vorbild von R.W. DeDoncker bzw. J.P. Lyons (Kapitel 2.2.1, S.5) und das Ausschalt-Prinzip nach W. McMurray (Kapitel 2.2.2, S.9) implementiert werden. Dabei soll eine ohmsch-induktive Last über eine pulsbreiten-modulierte Ausgangsspannung aus einer DC-Eingangsspannung von bis zu

$$U_E \leq 600V \quad (3.1)$$

bei einem positiven, annähernd rippelfreien Ausgangsstrom von maximal

$$I_A \leq 20A \quad (3.2)$$

und Schaltflanken am Ausgang des ARCP-Konverters mit einer Steilheit von maximal

$$\left| \frac{du_A}{dt} \right| \leq 600V/\mu s \quad (3.3)$$

gespeist werden. Diese Änderungsrate darf nicht überschritten werden, jedoch sollen die Ein- und Ausschaltvorgänge auch bei kleinen Ausgangsströmen optimiert sein, also so schnell wie möglich ablaufen. Das Schaltsignal  $s_{PWM}$ , das das Tastverhältnis  $\delta_{PWM}$  bestimmt, wird von einem externen Funktionsgenerator vorgegeben, wobei die Frequenz der Schaltzyklen im  $kHz$ -Bereich liegt.

Nachdem es sich um ein Versuchsmodell handelt, ist der Bereich der Eingangsspannung von einigen Volt bis 600V relativ hoch gewählt. Dadurch sind auch Versuche mit niedriger Spannung vor allem bei der Erstinbetriebnahme möglich. Allerdings ist der Steueraufwand gegenüber Anwendungen, bei denen eine feste Eingangsspannung zu erwarten ist höher.

Zur Umsetzung dieser Eckdaten wurde der Aufbau in vier Komponenten geteilt (siehe Abbildung 3.1).

- Der Leistungsteil wird mit  $U_E$  und  $U_E/2$  gespeist und gibt die Spannung  $u_A$  und den Strom  $I_A$  aus. Er beinhaltet sowohl die Halbbrücke des Tiefsetzstellers als auch den Hilfszweig sowie die Resonanz- Bauelemente  $L_S$  und  $C_S$ . Dabei sollen die Schaltbefehle  $S_{Gp}$ ,  $S_{Gn}$ ,  $S_{Gsp}$  und  $S_{Gsn}$  zuverlässig schnell und möglichst verlustfrei umgesetzt und Informationen über Ströme und Spannungen  $U'_E$ ,  $u'_A$ ,  $I'_A$  und  $i'_S$  durch Messelemente an die Steuerung weitergegeben werden.
- Der MOSFET-Treiber wandelt Schaltsignale von der Steuerung in potentialfreie, pegelmäßig angepasste Signale für den Gate-Eingang der SiC-MOSFETs um.

- Die Steuerschaltung ist der erste Teil der Steuerung. Zum einen werden hier gemessene Werte verarbeitet, zum anderen werden digitale Ergebnisse von Vergleichen dieser Werte  $Q_1 - Q_6$  an das zweite Steuerungselement, einem Zustandsautomaten weitergegeben.
- Der mit einem FPGA realisierte, zweite Teil nutzt diese Vergleichswerte ( $Q_1 - Q_6$ ) um in einem programmierten Zustandsautomaten die Schaltzustände der Leistungstransistoren festzulegen.

In diesem Kapitel werden der Aufbau, die Funktionsweise und die Dimensionierung dieser Komponenten gezeigt und erklärt.




Abbildung 3.1: Schematischer Aufbau in vier Komponenten.

### 3.1 Leistungsteil

Der Aufbau des Leistungsteils entspricht grundsätzlich der in Kapitel 2.1 beschriebenen Schaltung. Zusätzlich wurden noch Messelemente wie Spannungsteiler und

Stromwandler zur Erfassung der aktuellen Werte von Eingangs-, Ausgangsspannung, Resonanz- und Ausgangsstrom implementiert. Zur Versorgung des ARCP-Konverters wurde zusätzlich zu den Eingangskapazitäten  $C_0 = 400\mu F$  eine Speisung für  $U_E/2$  vorgesehen, um die Spannungsänderung im Hilfszweig durch den Strom  $i_S$  möglichst gering zu halten.




Abbildung 3.2: Schaltung des Leistungsteils.

### 3.1.1 SiC-Leistungstransistoren

Als Leistungstransistoren werden N-Kanal MOSFET verwendet. Dafür kommen in der Halbbrücke für  $T_P$  und  $T_N$  SiC-MOSFETs des Modells C2M0080120D des Herstellers Wolfspeed zum Einsatz ( $R_{DSon} = 80m\Omega$ ). Im Hilfszweig sind es für  $T_{Sp}$  und  $T_{Sn}$  MOSFETs mit der Bezeichnung C2M0160120D des gleichen Erzeugers. Bei beiden Modellen kann die parasitäre Body- oder Reverse-Diode als Paralleldiode für  $D_P$ ,  $D_N$ ,  $D_{Sp}$  und  $D_{Sn}$  verwendet werden. Die wichtigsten Eigenschaften der SiC-Transistoren sind in der Tabelle 3.1 angeführt.

Der Maximalstrom der Halbbrücke wird, wenn die errechneten Schaltzeitpunkte genau eingehalten werden und nicht während des Umladevorgangs von  $C_S$  geschaltet wird, auf den maximalen Ausgangsstrom  $I_{Amax} = 20A$  begrenzt. Der maximale Strom im Hilfszweig wird beim Einschaltvorgang erreicht. Laut Gleichung 2.13 beträgt dieser mit den Maximalwerten für  $U_E = 600V$ ,  $I_A = 20A$  und einem Boost-Strom von  $I_B = 5A$   $I_{Smax} = 40,1A$ , wobei der gesamte Vorgang nach Gl. 2.15 nur etwa  $T_{03} = 1,6\mu s$  dauert. Daher wurde entschieden, dass der MOSFET C2M0160120D ( $R_{DSon} = 160m\Omega$ ) für die Anforderungen im Hilfszweig ausreichend ist.

Nach Anlegen der Gate-Source Spannung, schaltet der MOSFET erst mit einer bestimmten Verzögerung. Diese Ein- und Ausschaltverzögerungen sind in Tabelle 3.1 und Abbildung 3.3 angeführt. Diese Werte werden zur Einschätzung der Steuerungsgenauigkeit benötigt (siehe Kapitel 3.3.3).

### 3 PRAKTISCHE UMSETZUNG

Parameter	C2M0080120D	C2M0160120D
	$T_P, T_N$	$T_{Sp}, T_{Sn}$
$V_{DSmax}$ Drain-Source Spannung, max.	1200V	1200V
$V_{GSop}$ Gate-Source Spannung, max.	-10/+20V	-10/+20V
$I_D$ Drain Strom, kontinuierlich	31,6A	19A
$I_{Dpulse}$ Drain Strom, gepulst	80A	40A
$R_{DSon}$ Drain-Source Widerstand	80m $\Omega$	160m $\Omega$
$R_{\Theta JC}$ Wärmewiderstand	0,6K/W	0,9K/W
Testbedingungen für folgende Werte	$U_{GS}=0/20V$ $U_{DD}=800V, I_D=20A$	$U_{GS}=-5/20V$ $U_{DD}=800V, I_D=10A$
$t_{d(on)}$ Einschaltverzögerung	12ns	9ns
$t_r$ Rise Time	14ns	11ns
$t_{d(off)}$ Ausschaltverzögerung	23ns	16ns
$t_f$ Fall Time	18ns	10ns

Tabelle 3.1: Wichtigste Daten der eingesetzten SiC-MOSFETs [2][3].




Abbildung 3.3: Schaltverzögerung und Schaltzeiten der MOSFETs, Erläuterung zu Tabelle 3.1 [2].

### 3.1.2 Dimensionierung der Schwingkreiskomponenten

Die beiden für die Funktion des ARCP-Konverters maßgeblichen Elemente des Schwingkreises sind  $C_S$  und  $L_S$ . Wie in den Gleichungen 2.12 und 2.21 ersichtlich, bestimmt ihr Wert bei gegebener Eingangsspannung  $U_E$  und Ausgangsstrom  $I_A$  die Änderungsrate der Ausgangsspannung  $du_A/dt$ . Nachdem beim Ausschalten mit als maximal angenommenen Ausgangsstrom der Resonanzkreis aber nicht zugeschaltet wird,  $du_A/dt$  also unabhängig von  $L_S$  ist, wird hier mit der Dimensionierung begonnen. In diesem Fall sinkt die Ausgangsspannung während des gesamten Ausschaltvorgangs nach Gl. 2.16 mit

$$\left| \frac{du_A}{dt} \right|_{max} = \frac{I_{Amax}}{C_S}. \quad (3.4)$$

Daraus ergibt sich bei den angenommenen Maximalwerten

$$C_S = \frac{I_{Amax}}{\left| \frac{du_A}{dt} \right|_{max}} = \frac{20A}{600V/\mu s} = 33.33nF \quad (3.5)$$

und somit  $C_{Sp} = C_{Sn} = C_S/2 = 16.67nF$ .

Dafür wurden jeweils zwei Polypropylenkondensatoren mit den Werten  $15nF$  und  $1,5nF$  in Parallelschaltung gewählt.


Beim Einschalten wird die maximale Steigungsrate durch den Radius  $r$  und die Kreisfrequenz  $\omega_S$  bestimmt. Der Radius ist beim Einschaltvorgang von der Eingangsspannung  $U_E$  abhängig, welche zur Dimensionierung als maximal ( $U_E = 600V$ ) angenommen wird. Aus Gleichung 2.12 ergibt sich die notwendige Induktivität  $L_S$ .

$$L_S = \frac{1}{\left| \frac{du_A}{dt} \right|_{max}^2 - \left( \frac{I_B}{C_S} \right)^2} \cdot \frac{U_E^2}{4 \cdot C_S} \quad (3.6)$$

Wie in Abbildung 3.4 gezeigt wird, kann der Einfluss des Boost-Stroms bei hohen Eingangsspannungen, also dort wo das maximale  $du_A/dt$  zu erwarten ist, vernachlässigt werden. Somit lässt sich Gleichung 3.6 zu

$$L_S = \frac{U_E^2}{4 \cdot C_S \cdot \left| \frac{du_A}{dt} \right|_{max}^2} = \frac{(600V)^2}{4 \cdot 33,3nF \cdot (0,6V/ns)^2} = 7,5\mu H \quad (3.7)$$

vereinfachen. In Abbildung 3.4 wird die Funktion  $du_A/dt(U_E)$  aus Gl. 3.6 für einen Boost-Strom von  $I_B = 5A$  bzw. für  $I_B = 0$  für den eben dimensionierten Schwingkreis dargestellt. Zu sehen ist, dass die Funktion vor allem bei hohen Spannungen durch die Komponente der Eingangsspannung bestimmt wird. Bei niedrigen Spannungen zeigt sich, dass dank des Boost-Stroms auch bei niedrigen Eingangsspannungen eine relativ hohe Umschwinggeschwindigkeit möglich ist. Um Sättigung


 Abbildung 3.4:  $du_A/dt$  in Abhängigkeit der Eingangsspannung.

der Induktivität  $L_S$  vorzubeugen, wird eine Luftspule eingesetzt. Als Wickelkörper wurde, auf Grund der guten Bearbeitbarkeit ein aus Leimholz ausgesägte Toroid mit den Abmessungen  $b = 28\text{mm}$  (Höhe),  $d = 19\text{mm}$  (Innendurchmesser) und  $D = 37\text{mm}$  (Außendurchmesser) gewählt. Bei einem Drahtdurchmesser von  $d_{Cu} = 1,25\text{mm}$  konnten darauf idealerweise bis zu

$$N_{max} \approx (d - d_{Cu}) \cdot \frac{\pi}{d_{Cu}} = (19\text{mm} - 1,25\text{mm}) \cdot \frac{\pi}{1,25\text{mm}} = 44 \quad (3.8)$$

Windungen bei einer einlagigen Wicklung aufgebracht werden. Für die Induktivität gilt bei  $N = 44$  Windungen

$$L = \frac{N^2 \cdot \mu_0 \cdot b}{2\pi} \cdot \ln\left(\frac{D}{d}\right) = 44^2 \cdot \frac{4\pi \cdot 10^{-7} \text{Vs/Am} \cdot 28\text{mm}}{2\pi} \cdot \ln\left(\frac{37\text{mm}}{19\text{mm}}\right) = 7,4\mu\text{H} \quad (3.9)$$

was bei der fertigen Spule durch Messung auch verifiziert werden konnte.

Für die Wahl des Leiter Querschnitts wurden für den Effektivwert des Resonanzstroms einige Vereinfachungen getroffen. Es werden die in Kapitel 3.1.1 berechneten Werte herangezogen. So wurden z.B. die Strompulse als rechteckförmig mit der Höhe des Maximalwertes  $i_S = 40,1\text{A}$  und einer festen Pulsdauer von  $T_{03} = 1,6\mu\text{s}$  bei einer Periodendauer von  $T = 100\mu\text{s}$  angenommen, da dies einer Schaltfrequenz von  $f = 10\text{kHz}$  entspricht. Der Maximalwert wird erreicht, wenn  $I_A$  und  $U_E$  maximal werden. In diesem Fall ist für den Strom im Hilfszweig nur der Einschaltvorgang von Bedeutung, da er beim Ausschalten unbelastet bleibt.

$$i_{seff} = \sqrt{\frac{1}{T} \int_0^T i_S^2 dt} < \sqrt{\frac{1}{T} (T_{03} \cdot i_{Smax}^2)} \approx 5,1\text{A} \quad (3.10)$$

Für einen Effektivwert von  $i_{seff} < 5,1\text{A}$  ist der gewählte Wert von  $d_{Cu} = 1,25\text{mm}$  ausreichend (Stromdichte  $\approx 4\text{A/mm}^2$ ).

### 3.1.3 Messung der Ein- und Ausgangsgrößen

Für die Steuerung des resonanten Brückenzeigs ist es notwendig die Ein- und Ausgangsgrößen zu jedem Zeitpunkt zu kennen. Dafür werden die Ein- und Ausgangsspannung über ohmsche Spannungsteiler gemessen. Dabei ist zu beachten, dass die Widerstandswerte derart gewählt werden, dass eine Messung durch geringe Belastungen am Ausgang des Spannungsteilers nicht verfälscht wird. Außerdem muss vor allem bei hohen Spannungen und der Wahl zu kleiner Widerstände auf die anfallende Verlustleistung geachtet werden. Durch die Spannungsteiler mit jeweils einem  $560k\Omega$  und  $4,7k\Omega$  ergibt sich ein Verhältnis  $U'_E : U_E$  bzw.  $u'_A : u_A$  von 1:120. An dem  $560k\Omega$  Widerstand fällt mit

$$P_{max} = \frac{U_{max}^2}{R} = \frac{(600V)^2}{560k\Omega} = 0,64W \quad (3.11)$$

als maximale Verlustleistung an. Dies wurde bei der Wahl der bedrahteten Widerstände berücksichtigt.

Zur Messung des als rippelfrei angenommenen Ausgangsstroms  $I_A$  wird ein LEM Closed-Loop Hall-Effekt Stromsensor verwendet, dessen Ausgangsspannung direkt an die Messschaltung weitergeführt wird.

Die Messung des Stroms im Hilfskreis  $i_S$  wird mittels passivem Stromwandler durchgeführt. Dabei wird der maximal zu messende Strom beim Einschaltvorgang zu den Zeitpunkten  $t_1$  und  $t_2$  mit  $i_S = I_A + I_B \leq 25A$  erreicht. Höhere Werte von  $i_S$ , die während des Umschwingvorgangs erreicht werden, werden auf Grund der Schutz-Beschaltung des passiven Stromwandlers (Abbildung 3.8) zur Messung von  $i_S$  nicht erfasst. Das Windungsverhältnis wurde  $N_P : N_S = 1 : 96$  gewählt. Daher entspricht der maximale Effektivwert des Stromes auf der Sekundärseite

$$i'_{seff} < \frac{1}{96} \cdot i_{seff} \approx 53mA \quad . \quad (3.12)$$

### 3.1.4 Dimensionierung des Kühlkörpers für die Leistungstransistoren

Der Aufbau wurde so gewählt, dass der Leistungsteil auf dem Kühlkörper platziert wird, der thermisch mit den SiC-Transistoren über eine Wärmeleitende Isolationsfolie mit einem Wärmewiderstand von maximal  $R_{thM} = 0,1K/W$  verbunden ist. Für die Dimensionierung des Kühlkörpers wird von einem Ausgangsstrom  $I_A = 20A$  ausgegangen, da hier die höchste Verlustleistung an den Transistoren auftritt. Dabei wird der Transistor  $T_{Sp}$  laut Gleichung 3.10 mit einem Effektivwert  $i_{seff} = 5,1A$  durchflossen. Die Halbbrückentransistoren werden gemeinsam maximal mit dem Ausgangsstrom  $I_A = 20A$  belastet. Dabei wird bei den in Tabelle 3.1 gegebenen Drain-Source Widerständen eine Leistung von  $P_{verlust} = 32W$  an den Halbbrückentransistoren bzw.  $P_{verlust} = 4,2W$  an den Transistoren im Resonanzkreis umgesetzt. Die maximale Betriebstemperatur der Transistoren liegt laut

Herstellerangaben bei  $\vartheta_i = 150^\circ\text{C}$ . Die Umgebungstemperatur wird mit  $\vartheta_u = 40^\circ\text{C}$  angenommen. Es wird vereinfacht angenommen, dass die Verlustleistung jeweils an einem der Halbbrücken- oder Hilfskreis Transistoren abfällt. Daraus lässt sich der notwendige Wärmewiderstandswert für die Hilfskreis-Transistoren mit

$$R_{thK1} = \frac{\vartheta_i - \vartheta_u}{P_{verlust}} - (R_{thGsnub} + R_{thM}) = 2,73\text{K/W} \quad (3.13)$$

und für die Halbbrücken-Transistoren mit

$$R_{thK2} = \frac{\vartheta_i - \vartheta_u}{P_{verlust}} - (R_{thGsnub} + R_{thM}) = 25,83\text{K/W} \quad (3.14)$$

errechnen.

Werden diese Transistoren nun gemeinsam auf einem Kühlkörper montiert, so muss dieser einen geringeren Wärmewiderstand gegen seine Umgebung von

$$R_{thGM} = \frac{R_{thK1} \cdot R_{thK2}}{R_{thK1} + R_{thK2}} = 2,45\text{K/W} \quad (3.15)$$

aufweisen.

Der Standardstrangkühlkörper SK455 der Firma Fischer Elektronik besitzt bei einer Länge von 100mm einen Wärmewiderstand von ca.  $R_{thK} = 1,4\text{K/W}$  und erfüllt somit die abgeschätzten Anforderungen.

## 3.2 Treiberschaltung

Das Konzept für den Gatetreiber wurde aus der Arbeit „Aufbau eines quasi-resonanten Halbbrücken-Gegentaktwandlers mit Siliziumcarbid MOSFETs“ [12] übernommen.

Die Treiberschaltung besteht aus vier jeweils galvanisch getrennten Gatetreibern für jeweils einen der verwendeten Transistoren. Die Schaltsignale werden gemeinsam mit der 5V Versorgungsspannung von der Messschaltung in TTL Logik geliefert.

Jeder der vier Treiberblöcke besteht aus einer Versorgung mittels DC/DC-Wandler (Abbildung 3.5) und dem eigentlichen Treiber (Abbildung 3.6). Der DC/DC Wandler vom Typ Murata CMR0512S3C liefert bei der gegebenen 5V Eingangsspannung eine Ausgangsspannung von  $\pm 12\text{V}$ . Die Zenerdiode  $D_1$  definiert gemeinsam mit dem Widerstand  $R_4$  ein neues Potential, welches 5,1V über dem unteren und 18,9V unter dem oberen Ausgangspotential des DC/DC-Wandlers liegt. Da diese Potentiale zum Eingang potentialgetrennt sind, ist somit eine Versorgung des Treiberbausteins mit  $-5,1\text{V}/18,9\text{V}$  möglich. Am Eingang des Gatetreibers Silicon Labs Si8261 liegt das jeweilige TTL-Ansteuersignal an. Die Aufgabe dieser




Abbildung 3.5: Schaltung zur Versorgung des Treiberbausteins.




Abbildung 3.6: Schaltung der Gateansteuerung eines einzelnen Treiberblocks.

Schaltung (Abbildung 3.6) besteht darin, bei  $s = 0V$  an den SiC-MOSFET über den Gate Ausgang ein Potential von  $u_{GS} = -5,1V$  anzulegen. Bei  $s \approx 3,3V$  soll die Gate Kapazität so schnell wie möglich auf  $U_{GS} = 18,9V$  geladen werden. Der Widerstand  $R_9$  beschränkt den maximalen Gate Strom und beim Laden der Gate Kapazität. Die Zener Dioden  $D_3$  und  $D_4$  limitieren mit ihren Zenerspannungen die Gate Spannung auf  $22V$  bzw.  $-6,8V$  und  $R_{10}$  definiert die Gate Spannung im nicht versorgten Zustand auf  $0V$ . Durch die Serienschaltung von  $D_2$  und  $R_8$  könnte die Entladung der Gate Kapazität beim Ausschalten beschleunigt werden, diese Elemente wurden allerdings nicht bestückt. Der in Abbildung 3.6 eingezeichnete Transistor  $T_1$  dient hier nur zur Veranschaulichung, die MOSFETs sind Teil des Leistungsteils.

In Tabelle 3.2 und Abbildung 3.7 (ein Auszug aus dem Datenblatt des Silicon Labs Gate-Treibers [11]) werden die Werte für die Ein- und Ausschaltverzögerungen dieses Bauelements verdeutlicht, mit Hilfe derer die Verzögerungen vom Eingang des Schaltbefehls bis zur tatsächlichen Schalthandlung abgeschätzt wird.

Parameter	min.	typ.	max.
$t_{PLH}$			
Propagation delay (Low-to-High)	20ns	40ns	60ns
$t_{PHL}$			
Propagation delay (High-to-Low)	10ns	30ns	50ns

Tabelle 3.2: Schaltverzögerungen des Gate-Treibers Silicon Labs Si8261 [11].




Abbildung 3.7: Schaltverzögerung und Schaltzeiten des Treibers, Erläuterung zu Tabelle 3.2 [11].

### 3.3 Steuerschaltung

Die Funktion der Steuerschaltung ist in drei Hauptaufgaben zu gliedern:

- Die Bereitstellung der Versorgungsspannungen, auch für den Treiber und das FPGA Board,
- die Berechnung von analogen Vergleichs- oder Hilfwerten durch Messwerte,
- der schnelle Vergleich von Messsignalen und den Hilfwerten und die Übergabe der Vergleichsergebnisse an das FPGA.

#### 3.3.1 Spannungsversorgung

Die Steuerschaltung wird mittels eines externen Netzgerätes mit einer Spannung von  $\pm 12V$  versorgt. Zusätzlich wird in dieser Schaltung mit einem nicht isolierten Murata DC/DC-Wandler OKI-78SR-5 eine 5V Versorgungsspannung mit einer maximalen Belastung von 1,5A gebildet. Mit dieser Spannung werden sowohl Teile der Steuerschaltung als auch das FPGA Board, der Gate-Treiber und der Hall-Sensor des Leistungsteils versorgt.

### 3.3.2 Steuerung

Im Zuge dieser Arbeit wurden Konzepte für eine event- als auch für eine zeitabhängige Steuerung entwickelt. Aus Gründen die in Abschnitt 3.3.4 erläutert werden, wurde eine eventabhängige Steuerung realisiert. Dies bedeutet, dass Schalterstellungen erst dann verändert werden, wenn bestimmte Zustandsgrößen Vergleichswerte erreicht haben. Anders als beim zeitgesteuerten Konzept ist dabei die Dauer bis zum Erreichen des nächsten Zustandes vorerst nicht von Bedeutung.

Die Vorteile sind zum einen, dass Verluste, Schwankungen und nicht ideale Eigenschaften von Bauelementen weniger ins Gewicht fallen und zum anderen Fehlerfälle bzw. ungewolltes Verhalten erkannt werden kann, wenn eine Größe ihren Vergleichswert nicht in einer vorgegebenen Zeitspanne erreicht.

Die Ergebnisse der Vergleiche werden an das FPGA weitergegeben, wo sie dann in einem Zustandsautomaten verarbeitet werden. Dabei ist zu beachten, dass der Messwert immer eine schnell veränderliche Größe ist, wobei der Vergleichswert im Idealfall konstant bleibt.

Dabei werden für die Vergleichsoperationen MAXIM Integrated MAX9201 Low-Power Voltage Komparatoren verwendet, die im Idealfall eine Verzögerung von nur  $7ns$  [8] aufweisen. Diese wurden ein- und ausgangseitig mit einer Spannung von  $5V$  versorgt.

Bei den für die Berechnungen der Vergleichswerte eingesetzten OPVs handelt es sich um Texas Instruments TL084 JFET-Eingang-Operationsverstärker, die mit einer Spannung von jeweils  $\pm 12V$  versorgt werden.

Zum besseren Verständnis wird dieser Abschnitt nach den Umschaltzeitpunkten gegliedert. Die Größen 0 und 1 bedeuten jeweils logisch 0 (*low*) und logisch 1 (*high*) in positiver Logik.

$$t_0: \quad Z_0 \rightarrow Z_1$$

$$t_0: \quad s_{PWM} = 0 \rightarrow 1 \quad (3.16)$$

Zum Zeitpunkt  $t_0$  hat das Signal  $s_{PWM}$  eine positive Flanke. Dieses Signal wird der Steuerung über eine SMB-Buchse geliefert und an das FPGA weitergegeben. Ist  $t_0$  erreicht wird der Hilfskreis aktiviert und  $i_S$  steigt linear an.

$$t_1: \quad Z_1 \rightarrow Z_2$$

$$t_1: \quad i_S = I_A + I_B \quad Q_1 = 0 \rightarrow 1 \quad (3.17)$$

Zum Zeitpunkt  $t_1$  erreicht der Strom im Hilfskreis  $i_S$  den Wert von  $I_A + I_B$  und kann in den nächsten Schaltzustand gewechselt werden, in welchem der untere Transistor  $T_N$  ausgeschaltet wird und durch den Umschwingvorgang durch  $i_S$  sowohl der Strom für den Ausgang, als auch für das Umladen der Kapazität  $C_S$

bereit gestellt wird.

Um den Zeitpunkt zu ermitteln, wenn  $i_S = I_A + I_B$  erreicht ist, müssen zum einen die veränderliche Größe  $i_S$  als auch die Vergleichsgrößen  $I_A$  und  $I_B$  gemessen werden. Dabei wird der Resonanz-Strom  $i_S$  über einen passiven Messwandler geführt, der auf der Sekundärseite mit einem ohmschen Widerstand abgeschlossen ist, um ein Spannungssignal zu erhalten, welches dem Strom im Hilfskreis proportional ist. Das Windungszahlverhältnis des Stromwandlers beträgt 1 : 96 und mit dem Abschlusswiderstand  $R_{39} = 12\Omega$  (siehe Abbildung 3.8) gilt damit die Funktion

$$u'_{IS} = \frac{1V}{8A} \cdot i_S \quad . \quad (3.18)$$

Durch den Widerstand  $R_{67}$  und die Zenerdiode  $D_2$  mit einer Zenerspannung von




Abbildung 3.8: Realisierung eines passiven Stromwandlers zur Messung des Stroms  $i_S$ .

4,7V werden Überspannungen am Komparator während des Umschwingvorgangs vermieden. Die Schottky Diode  $D_{14}$  verhindert negative Spannungen am Komparatoreingang. Durch  $C_{20}$  werden gemeinsam mit  $R_{67}$  hochfrequente Störungen ausgefiltert.

Dieser gefilterte Wert  $u''_{IS}$  dient als Eingangssignal für den Komparator. Der Ausgangspegel des Closed-Loop Hall Sensors  $U_{IA}$  mit der Funktion

$$U_{IA} = 2,5V + \frac{1V}{40A} \cdot I_A \quad (3.19)$$

wird mit der Subtrahier- und Verstärkerschaltung aus Abbildung 3.9 auf die Funktion

$$U'_{IA} = (U_{IA} - 2,5V) \cdot 20 \quad (3.20)$$

angepasst, wodurch sich ein Verhältnis von

$$\frac{U'_{IA}}{I_A} = \frac{1V}{2A} \quad (3.21)$$

ergibt.




Abbildung 3.9: Anpassung des Signals der Ausgangsspannung des Hall-Sensors  $U_{IA}(I_A)$  zu  $U'_{IA}(I_A)$ .

Die Spannung  $U_{IB}$ , die den Boost-Strom repräsentiert wird über das 5-Gang Trimm-Potentiometer  $R_{45}$  eingestellt. Bei einem Verhältnis von  $U_{IB} : I_B$  von  $1V/2A$  sind Werte von  $I_B = 0 - 7,5A$  möglich.

Nun können  $U'_{IA}$  und  $U_{IB}$  mittels der Additionsschaltung Abbildung 3.10 zu  $U_{IA+IB}$  zusammengerechnet und mit einer positiven Verstärkung von 0,5 multipliziert werden. Die Funktion zur Schaltung aus Abbildung 3.10 entspricht

$$U_{IA+IB} = \frac{1}{4} (U'_{IA} + U_{IB}) \quad . \quad (3.22)$$




Abbildung 3.10: Schaltung zur Addition der Signale von  $I_A$  und  $I_B$ .

Damit wird wie bei  $u''_{IS}/I_S$  ein Verhältnis von  $u_{IA+IB}/(I_A + I_B) = 1V/8A$  erreicht. Diese Größen,  $U_{IA+IB}$  und  $u''_{IS}$  werden nun über die Komparatorschaltung Abbildung 3.11 verglichen. Ist der Wert von  $u''_{IS}$  größer als  $U_{IA+IB}$ , liegt am Ausgang eine positive Spannung an, also logisch *high*, andernfalls ist die Ausgangsspannung gleich  $0V$ , was logisch *low* entspricht.




Abbildung 3.11: Schaltung zum Vergleich der Größen  $u''_{IS}$  und  $u_{IA+IB}$  mit MAX9201 Low-Power Voltage 7ns Komparator.

Der Widerstand  $R_{53}$  wirkt gemeinsam mit dem Kondensator  $C_8$  als Tiefpassfilter. Die typische positive Ausgangsspannung  $U_{OH}$  beträgt laut Herstellerangaben bei  $5V$  Versorgungsspannung typischerweise  $3,5V$  [8]. Die maximale Eingangsspannung des FPGAs beträgt  $3,6V$ [7]. Dabei liegt die untere Schaltschwelle bei LVTTL33 Logik  $U_{IHmin} = 2V$ . Bei der Dimensionierung des Tiefpassfilters mit  $\tau = R \cdot C$  muss ein Kompromiss zwischen Signalverzögerung und Elimination von Störsignalen getroffen werden. Nach Tests im Betrieb des ARCP-Konverters wurde dieser bei  $R_{53} = 20\Omega$  und  $C = 1nF$  getroffen. Dadurch ergibt sich eine Verzögerung

des Signals  $Q_1$  von

$$t_{RCKomp} = -\tau \cdot \ln \left( 1 - \frac{U_{IHmin}}{U_{OH}} \right) = 17ns \quad (3.23)$$

und eine Grenzfrequenz für Störsignale von

$$f_G = \frac{1}{2 \cdot \pi \cdot \tau} = 8MHz \quad . \quad (3.24)$$

Nachdem die Spannung  $u''_{IS}$  die von  $u_{IA+IB}$ , stellvertretend für  $I_S$  und  $I_A + I_B$  überschritten hat, wird der untere Halbbrücken Transistor  $T_N$  abgeschaltet und der Hilfskreis lädt die Kapazität  $C_S$  wodurch die Ausgangsspannung steigt.

**$t_2:$        $Z_2 \rightarrow Z_3$**

Die Ausgangsspannung  $u_A$  steigt, bis sie zum Zeitpunkt  $t_2$  den Wert der Eingangsspannung erreicht hat.

$$t_2 : \quad u_A = U_E \quad Q_2 = 0 \rightarrow 1 \quad (3.25)$$

Dafür werden die beiden Spannungen  $u'_A$  und  $U'_E$ , wie in Abbildung 3.11 gezeigt, verglichen.  $u'_A$  entspricht der durch einen Spannungsteiler mit dem Verhältnis 1 : 60 geteilten Ausgangsspannung. Die Spannung  $U_E$  wurde auf Grund der hohen Widerstandswerte im Spannungsteiler und der damit einhergehenden Beeinflussung des Ausgangswertes schon bei geringen Belastungen zusätzlich mit einem Impedanzwandler beschalten. Das Verhältnis von  $U'_E : U_E$  entspricht ebenfalls 1 : 60. Das Ergebnis dieses Vergleichs wird durch  $Q_2$  abgebildet.

Nun kann der obere MOSFET  $T_P$  spannungsfrei einschalten.

**$t_3:$        $Z_3 \rightarrow Z_4$**

Zum Zeitpunkt  $t_3$  ist der Vorgang des Einschaltens abgeschlossen und der Strom im Hilfszweig abgeklungen.

$$t_3 : \quad i_S = 0 \quad Q_3 = 1 \rightarrow 0 \quad (3.26)$$

Um zu verhindern, dass dieser Zustand messtechnisch nicht erreicht oder spät erfasst wird, wird die aus  $t_1$  bekannte Spannung  $u''_{IS}$  nicht mit Masse, sondern mit einer kleinen Spannung die einem Strom von  $i_S = 0,1A$  entspricht, verglichen. Ist  $i_S$  also kleiner als 0,1A, wird das Signal  $Q_3$  *high*.

**$t_4:$        $Z_4 \rightarrow Z_5$**

Der Ausschaltvorgang wird durch die negative Flanke des Signals  $s_{PWM}$  eingeleitet.

$$t_4 : \quad s_{PWM} = 1 \rightarrow 0 \quad (3.27)$$

$t_5$ :  $Z_5 \rightarrow Z_6$

Zum Zeitpunkt  $t_5$  wird, wie in Kapitel 2.2.2 beschrieben, der Umschwingvorgang des Ausschaltens gestartet. Dieser Zeitpunkt ist von der Spannung  $u_A = U_C$  abhängig, welche in weiterer Folge die Steigungsrate der Ausgangsspannung bestimmt. Die maximal erlaubte Steigungsrate  $|du_A/dt|$  der Ausgangsspannung zu erreichen ist wichtig, um den Ausschaltvorgang auch bei kleinen Ausgangsströmen so kurz wie möglich zu halten. Daher muss der Umschwingvorgang im Hilfskreis möglichst bei Erreichen der nach Gleichung 2.22 errechneten Spannung  $U_C$  beginnen.

$$t_5 : \quad u_A \leq U_C \quad Q_4 = 1 \rightarrow 0 \quad (3.28)$$

Nachdem die exakte Umsetzung der Ellipsenfunktion aus Gleichung 2.22 und Abbildung 2.8 mit analogen Bauelementen nur schwierig umsetzbar ist, wurde eine Funktion  $U_C(I_A) - U'_E/2$  abschnittsweise durch drei Geraden angenähert. Die Anforderung an diese neue Funktion  $U'_C(I_A)$  ist den Werten von  $U_C(I_A)$  möglichst genau zu entsprechen. Liegt diese in Bereichen über der Originalfunktion  $U_C(I_A)$  hätte ein zu frühes Einschalten des Hilfskreises und damit eine zu hohe Steigungsrate der Ausgangsspannung zur Folge. Liegt sie darunter, ist die Steigungsrate geringer.

Die dafür entwickelte Funktion der Knick-Kennlinie wird in Abbildung 3.12 dargestellt. Aus dieser Darstellung wurden die Verstärkungen und Gültigkeitsbereiche der drei Funktionen grafisch ermittelt.




Abbildung 3.12: Vergleich des errechneten Wertes  $U_C(I_A)$  und des durch die Schaltung aus Abbildung 3.13 erzeugten Vergleichswertes  $U_C(I_A)$  für  $U_E/2 = 300V$ .

Um diese nun schaltungstechnisch umzusetzen wird das Signal  $U'_C(I_A)$ , das mit dem Verhältnis  $U'_C/U_C = 1V/60V$  dem tatsächlichen Wert von  $U_C$  entspricht, in den drei folgenden Schritten errechnet:

- Die Verschiebung von  $U'_{IA}$  in den negativen Wertebereich,
- das Bilden der Knick-Kennlinie und
- die Addition der halben Eingangsspannung

Als Eingangsfunktion dienen dabei die repräsentativen Größen des Ausgangsstroms  $U'_{IA}$  und der Eingangsspannung  $U'_E$ . Nachdem die Funktion der Spannung  $U_C$  fallend ist, wird für die Verstärkerschaltung für die Knick-Kennlinie eine Eingangsspannung mit ebenfalls fallender Funktion von  $I_A$  benötigt. Dafür wird der bekannten Größe  $U'_{IA}$  mittels Subtraktionsschaltung (Abbildung 3.13 links) der Maximalwert von  $10V$  abgezogen.

$$U''_{IA} = U'_{IA} - 10V \quad (3.29)$$

$U''_{IA}$  dient nun als Eingangsgröße der Schaltung der Knick-Funktion.




Abbildung 3.13: OPV Schaltung zum Erzeugen der Funktion  $U'_C(I_A) - U_E/2$ .

Die Realisierte Schaltung zur Bildung der Knick-Kennlinie ist in Abbildung 3.13 zu sehen. Dabei wird die Verstärkung durch die Zustände (leitend oder nicht leitend) der Dioden bestimmt und ist somit von der Eingangsspannung  $U''_{IA}$  abhängig. Für  $D_6$  und  $D_7$  werden Vishay LL4148 Dioden mit einer Flussspannung von  $U_F = 0,5V$  bei  $I_F = 0,2\mu A$  [13] eingesetzt. Somit wird die Funktion über den Bereich der

Eingangsspannung in drei Abschnitte jeweils linearer Funktionen (siehe Abbildung 3.14) eingeteilt:




Abbildung 3.14: Knickkennlinie zur Schaltung aus Abbildung 3.13, mit der Eingangsgröße  $U''_{IA}$  und der Ausgangsgröße  $U'_C(I_A) - U'_E/2$ .

1.  $D_6$  und  $D_7$  sperren

Der Offset der Ausgangsgröße  $U'_C(I_A) - U'_E/2$  ist gleich 0, die Verstärkung  $g_1$  ergibt sich aus dem Widerstandsverhältnis

$$g_1 = -\frac{R_{32}}{R_{31}} = -5 \quad . \quad (3.30)$$

2.  $D_6$  leitet,  $D_7$  sperrt

Das Widerstandsverhältnis, das die Verstärkung bestimmt ändert sich, wenn die Diode  $D_6$  zu leiten beginnt. Dies geschieht, wenn die Spannung über  $D_6$ , also das Potential zwischen  $R_{33}$  und  $R_{47}$  die Flussspannung von  $U_F = 0,5V$  übersteigt. Dies geschieht bei

$$U_{K1} = \frac{R_{33}}{R_{47}} \cdot (U_F + 12V) - U_F = 4,75V \quad (3.31)$$

und es ergibt sich die Verstärkung  $g_2$ .

$$g_2 = -\frac{R_{32} \parallel R_{33}}{R_{31}} = -1 \quad (3.32)$$

3.  $D_6$  und  $D_7$  leiten

Analog zum letzten Punkt ergibt sich die Ausgangsspannung, ab der  $D_7$  leitet.

$$U_{K2} = \frac{R_{35}}{R_{48}} \cdot (U_F + 12V) - U_F = 7,6V \quad (3.33)$$

Für die Verstärkung wird nun die Parallelschaltung von  $R_{32} \parallel R_{33} \parallel R_{35}$  schlagend.

$$g_3 = -\frac{R_{32} \parallel R_{33} \parallel R_{35}}{R_{31}} = -0,2 \quad (3.34)$$

Aus diesem Gleichungssystem lassen sich die Widerstandsverhältnisse und Widerstandswerte bestimmen.

Um die tatsächliche Vergleichsspannung  $U'_C$  zu erhalten muss noch der halbe Wert der gemessene Eingangsspannung  $U'_E/2$  addiert werden. Die nun entstandene Funktion  $U'_C(I_A)$  wird in Abbildung 3.12 mit der Originalfunktion aus Gleichung 2.22 verglichen.

Die Verhältnisse der Werte am Eingang des Komparators zu den tatsächlichen Spannungswerten betragen  $U''_C : U'_C = u'_A : u_A = 1V/60V$ . Ab dem Erreichen dieser Spannung  $U'_C(I_A)$  kann der SiC-MOSFET  $T_{Sp}$  eingeschaltet werden, damit der Hilfskreis den Umladevorgang der Kapazität  $C_S$  beschleunigen kann.

**$t_6:$       $Z_6 \rightarrow Z_7$**

Der Umschwingvorgang endet, wenn der Resonanz-Strom wieder den Wert 0A erreicht. Dies geschieht bei einer Ausgangsspannung von  $u_A = U_E - U_C$  zum Zeitpunkt  $t_6$ .

$$t_6 : \quad u_A = U_E - U_C \quad \text{oder} \quad u_A = 0 \quad Q_5 = 1 \rightarrow 0 \quad (3.35)$$

Dazu wird der im letzten Schritt berechnete Wert  $U'_C(I_A)$  von der gemessenen Spannung  $U'_E$  mittels Subtrahier-Schaltung abgezogen. Nachdem das Ergebnis  $U_E - U'_C(I_A)$  im Bereich kleinerer Eingangsspannungen als 600V und kleiner Ausgangsströme negativ werden kann, ist der nächste Zustand auch dann erreicht, wenn  $u_A = 0$  ist. Auf Grund der Möglichkeit von negativen Werten von  $U_E - U'_C(I_A)$  muss der Eingang des Komparators mit einer Schottky Diode gegen Masse beschaltet werden, um ihn vor negativen Eingangsspannungen zu schützen.

Dieser Zustandswechsel würde sich auch durch die Bedingung  $i_S = 0$  steuern lassen. Dabei kann es allerdings geschehen, dass diese Bedingung schon sofort nach dem letzten Zustandswechsel von  $Z_6$  auf  $Z_7$  erkannt wird, da hier ebenfalls  $i_S = 0$  ist. Daher wurde die Steuerung dieses Zustandswechsels durch die Bedingung  $u_A = U_E - U_C$  realisiert.

**$t_7:$       $Z_7 \rightarrow Z_0$**

Der untere Halbbrücken-Transistor  $T_N$  kann dann spannungsfrei eingeschaltet werden, wenn die Ausgangsspannung  $u_A = 0$  ist.

$$t_7 : \quad u_A = 0 \quad Q_6 = 1 \rightarrow 0 \quad (3.36)$$

Nachdem es bei einem Vergleich mit  $0V$ , ähnlich wie bei  $t_3$ , schon durch kleine Messfehler zu großen Verzögerungen kommen kann, wird  $u'_A$  am Komparator nicht mit  $0V$  sondern mit einer über ein Trimm-Potentiometer voreingestellten Spannung von ca.  $25mV$  verglichen. Dies entspricht bei einem Verhältnis von  $u'_A : u_A = 1V/60V$  etwa  $1,5V$ .

#### 3.3.3 Verzögerungen

Durch diverse Bauteile kommt es zwischen dem Zeitpunkt an dem Vergleichsgrößen am Komparator Eingang erreicht werden bis zur tatsächlichen Schalthandlung des Leistungstransistors bei der eventgesteuerten Methode zu Verzögerungen. Diese Verzögerungen  $\Delta t_{ein}$  und  $\Delta t_{aus}$ , die sich letztendlich als Ungenauigkeit in den Schaltfolgen auswirken, werden vor allem durch die Summe folgender Größen bestimmt:

- Verzögerung durch die MAX9201 Komparatoren  $\Delta t_{komp} \approx 7ns$  (Abschätzung nach Datenblatt [8]).
- Verzögerung durch den Tiefpassfilter am Komparatorausgang  $\Delta t_{RC,komp} \approx 17ns$  (Gleichung 3.23).
- Verzögerung durch das FPGA vom Einlesen der Eingangssignale  $Q_x$  bis zur Ausgabe der Schaltbefehle  $S_x$  von  $\Delta t_{FPGA} \approx 50ns$  (durch Versuche ermittelt).
- Verzögerung durch den Gate Treiber  $t_{PLH} \approx 40ns$ ,  $t_{PHL} \approx 30ns$  (siehe Tabelle 3.2).
- Verzögerung durch den SiC-MOSFET  $t_{d(on)} \approx 9 - 12ns$ ,  $t_{d(off)} \approx 16 - 23ns$  (siehe Tabelle 3.1).

Die Schätzungen haben ergeben, dass die Verzögerung beim Ein- und Ausschalten in etwa gleich groß sind und etwa  $\Delta t$  entspricht.

$$\Delta t \approx \Delta t_{komp} + t_{RC,komp} + \Delta t_{FPGA} + t_{PLH} + t_{d(on)} \approx 130ns \quad (3.37)$$

Die Verzögerung beim FPGA ist durch den Systemtakt von  $f = 50MHz$  vom Zeitpunkt vom Erreichen der Schaltschwelle in den Komparatoren abhängig. Daher kann  $\Delta t_{FPGA}$  um  $\pm 10ns$  schwanken.

Nun ist zu klären wie sich die Verzögerung der einzelnen Schalthandlungen im Betrieb äußert.

$$t_0: \quad \mathbf{Z}_0 \rightarrow \mathbf{Z}_1, \quad \text{bzw.} \quad t_4: \quad \mathbf{Z}_4 \rightarrow \mathbf{Z}_5$$

Nachdem durch  $t_1$  bzw.  $t_5$  und  $\delta_{PWM}$  nur der Start des Ein- oder Ausschaltvorgangs festgelegt wird, haben Verzögerungen, die in beiden Fällen etwa gleich groß sind, keine Auswirkung.

$$t_1: \quad \mathbf{Z}_1 \rightarrow \mathbf{Z}_2$$

Eine Verzögerung von  $\Delta t = 130ns$  bedeutet hier einen weiteren Anstieg des Stroms im Hilfszweig  $i_S$ . Dies hat die gleiche Auswirkung wie eine Erhöhung des Boost-Stroms  $I_B$ .

$$I'_B = I_B + \frac{\Delta t \cdot U_E / 2}{L_S} = I_B + 5,2A \quad \text{bei} \quad U_E = 600V \quad (3.38)$$

Bei einem voreingestellten Boost-Strom von  $5A$  bedeutet dies eine Erhöhung um den Faktor 2. Darauf muss bei der Dimensionierung dieser Größe geachtet werden.

$$t_2: \quad \mathbf{Z}_2 \rightarrow \mathbf{Z}_3$$

Dadurch, dass ein Überschwingen durch die Diode  $D_P$  verhindert wird, ist  $u_A$  durch  $U_E$  begrenzt. Vom Zeitpunkt wenn  $u_A = U_E$  erreicht ist, bis zum tatsächlichen Einschalten des Transistors  $T_P$  fließt der Strom  $i_S - I_A$  über die Diode  $D_P$ . Dabei sinkt  $i_S$  linear mit

$$\frac{di_S}{dt} = -\frac{U_E/2}{L_S} \quad (3.39)$$

solange bis  $i_S < i_A$ . Danach würde wie im uZi-Diagramm in Abbildung 3.15 zu sehen ist, zum Zeitpunkt  $t_{krit}$  die Ausgangsspannung  $u_A$  wieder sinken. Es würde ein weiterer Umschwingvorgang mit dem Radius  $R$  beginnen. Ein spannungsloses Einschalten von  $T_P$  ist also nur im Zeitraum von  $t_2$  bis  $t_{krit}$  möglich, verlustfreier Umschwingvorgang vorausgesetzt.

$$t_{krit} - t_2 = \frac{I_B}{U_E/2} \cdot L_S = 125ns \quad \text{bei} \quad U_E = 600V \quad , \quad I_B = 5A \quad (3.40)$$

Bei einem realen System ist anzunehmen, dass durch die Dämpfung die Zeitspanne  $t_{krit} - t_2$  kleiner wird.

Zusätzlich ist es möglich dieser Verzögerung den Vergleichswert  $u_A = U_E$  vorzusteuern. Dabei wird der Vergleichswert am Komparatoreingang von  $u_A$  erhöht oder der von  $U_E$  verringert werden.




Abbildung 3.15: uZi-Diagramm des Einschaltvorgangs, wenn  $T_P$  zum Zeitpunkt  $t_2$  nicht schaltet.

Zusätzlich ist es möglich den Vergleichswert  $u'_A$  zu erhöhen oder  $U'_E$  zu verringern. Dadurch wird dieser schneller erreicht und die Verzögerung kann kompensiert werden.

$t_3:$   $Z_3 \rightarrow Z_4$

Auf Grund der Sperrrichtung von Diode  $D_{Sn}$  kann sich trotz negativer Spannung  $u_S$  kein negativer Strom  $i_S$  ausbilden. Daher stellt ein verzögertes Ausschalten von  $T_{Sp}$  kein Problem dar.

$t_5:$   $Z_5 \rightarrow Z_6$

Eine Einschaltverzögerung des Hilfskreises hat eine Minderung des maximal erreichbaren  $|du_A/dt|$  zur Folge. Wenn  $T_{Sn}$  statt bei  $U_C$  erst bei  $U_{C\Delta}$ , also nach  $\Delta t$  eingeschaltet wird, ist die neue maximale Steigerungsrate bei

$$\left| \frac{du_A}{dt} \right|_{max} = \omega_s \cdot \sqrt{\left( U_C - \frac{I_A}{C_s} \cdot \Delta t - \frac{U_E}{2} \right)^2 + (Z_S \cdot I_A)^2} \quad (3.41)$$

erreicht. Dies entspricht z.B. bei einer Eingangsspannung  $U_E = 600V$ , einem Ausgangsstrom von  $I_A = 15A$  und der errechneten Verzögerung von  $\Delta t = 130ns$  einer Minderung von  $|du_A/dt| = 600V/\mu s$  auf  $|du_A/dt| = 530V/\mu s$ .  $\Delta U_C$  kann als Funktion von  $I_A$  dargestellt werden:

$$\Delta U_C = \frac{I_A}{C_s} \cdot \Delta t \quad U'_{C\Delta} = U'_C + \Delta U_C(I_A) \quad (3.42)$$

Wenn zu der Funktion  $U'_C$  aus Abbildung 3.12 die lineare Funktion  $\Delta U_C(I_A)$  addiert wird, was bei einem konstanten  $t_\Delta$  möglich ist, kann die Verzögerung kompensiert werden. Diese angepasste Funktion  $U'_{C\Delta}$  wird in Abbildung 3.16 gezeigt.




Abbildung 3.16: Anpassung der Funktion  $U'_C$  auf Grund einer Verzögerung  $t_\Delta$ .

Diese Knick-Kennlinie kann auch durch die Veränderung der Verstärkungen  $g_1$ ,  $g_2$  und  $g_3$  angepasst werden.

**$t_6:$       $Z_6 \rightarrow Z_7$**

Ähnlich wie bei  $t_4$  verhindert die Diode  $D_{Sp}$ , dass ein positiver Strom im Hilfszweig fließt. Daher ist ein verzögertes Schalten von  $T_{Sn}$  unkritisch.

**$t_7:$       $Z_7 \rightarrow Z_0$**

Ist die Spannung  $u_A = 0V$  erreicht, beginnt die Diode  $D_N$  den vollen Ausgangsstrom zu leiten, bis der Transistor  $T_N$  zum Zeitpunkt  $t_7$  mit einer Verzögerung  $\Delta t$  zugeschaltet wird.

Ein schnelles Einschalten des MOSFETs, also eine geringe Verzögerung verringert die Verluste. Wie in Abbildung 3.17 zu sehen ist, nachdem in diesem Zustand  $D_N$  positive Ausgangsströme führen kann, haben Verzögerungen nur die Auswirkung,

dass der gesamte Ausgangsstrom durch Diode  $D_N$  fließt. In Abbildung 3.17 ist zu sehen, dass der MOSFET bei einer positiven Ansteuerung, also eingeschaltet, bei gleichen Drain-Source Strom  $I_{DS}$  eine deutlich geringere Drain-Source Spannung  $U_{DS}$  aufweist. Um die Verluste gering zu halten, sollte also die auftretende Zeitverzögerung möglichst gering sein.




Abbildung 3.17: Betriebsverhalten des C2M0080120D SiC-MOSFETs im 3. Quadranten[2].

### 3.3.4 Zeitgesteuertes Konzept

Wie in Kapitel 3.3.3 zu sehen ist, bringt ein eventgesteuerte Logik den Nachteil von Verzögerungen mit sich, die teilweise schwer korrigierbar sind und zu ungewollten Effekten führen können. Abhilfe würde hier eine zeitgesteuerte Herangehensweise schaffen.

Dabei wird der Zustand immer dann weiter geschaltet, wenn die in Kapitel 2.2.1 und 2.2.2 gezeigten Zeiten erreicht sind. Allerdings sind diese Zeitwerte das Ergebnis der Annahme von idealen Schaltelementen. Um zu verhindern, dass die Schaltung, die Versorgung oder die Last durch einen falschen Schaltzeitpunkt Schaden nehmen, müssen parasitäre Eigenschaften wie die Dämpfung des Schwingkreises durch Flussspannungen oder ohmsche Widerstände berücksichtigt werden. Diese dürfen sich, falls sie zur Berechnung der Schaltzeitpunkte herangezogen werden, auch über die Lebensdauer des ARCP-Konverter nicht verändern.

Ebenfalls sind Effekte wie Schwankungen der Eingangsspannung und die Änderung der Eigenschaften von Bauelementen durch Erwärmung zu beachten.

Ein weiterer Nachteil ist, dass eine Zeitsteuerung im Bereich einiger  $10ns$  nur mit hohem Aufwand realisierbar ist.

Aus diesen Gründen wird ein zeitgesteuertes Konzept als nicht zielführend betrachtet und wurde während dieser Arbeit wieder verworfen.

### 3.4 Zustandsautomat

Die theoretischen Grundlagen stammen aus dem Buch "Digitaltechnik. Grundlagen, VHDL, FPGAs, Mikrocontroller"[4].

Ein endlicher Zustandsautomat besteht ganz allgemein aus Speicherelementen und Logikgattern, sein Verhalten wird durch aktuelle und vergangene Größen bestimmt. Beim endlichen Zustandsautomaten ist die Anzahl der Zustände begrenzt. Nachdem die Anzahl der Zustände vom Speicher abhängt, sind unendliche Zustandsautomaten, wie z.B. die Turingmaschine in der Praxis nicht umsetzbar. Diese finden ihren Einsatz bei der Abhandlung theoretischer Experimente. Ein Zustandsautomat ist dann deterministisch, wenn aus einem Zustand mit der Änderung einer Variable nur ein Folgezustand möglich ist. Dabei gibt es mehrere Formen von endlichen Zustandsautomaten.

Der Moore-Automat hat drei verschiedene Typen von Variablen:

- Eingangsvariablen  $X_1, X_2, \dots$
- Ausgangsvariablen  $Y_1, Y_2, \dots$
- Zustandsvariablen  $Z_1, Z_2, \dots$

Die Zustandsübergangsfunktion, die den Folgezustand  $Z_{n+1}$  bestimmt, hängt vom momentanen Zustand  $Z_n$  und von der Eingangsvariable  $X$  ab.

$$Z^{n+1} = f(X, Z^n) \quad (3.43)$$

Die Ausgangsfunktion bestimmt die Ausgangsvariablen  $Y$  in Abhängigkeit des momentanen Zustands  $Z_n$ .

$$Y = f(Z_n) \quad (3.44)$$

Bei anderen Automaten wie z.B. beim Mealy-Automat, ist die Ausgangsfunktion zusätzlich noch von den Eingangsvariablen abhängig.

$$Y_{Mealy} = f(X, Z_n) \quad (3.45)$$

Für die Realisierung des Zustandsautomaten für den ARCP-Konverter wurde ein deterministischer endlicher Moore-Automat gewählt. Dabei dienen die Vergleichswerte  $Q_1 - Q_6$  und das externe Steuersignal  $s_{PWM}$  als Eingangsvariable und die vier Schaltbefehle für die Leistungstristoren  $s_P, s_N, s_{Sp}$  und  $s_{Sn}$  als Ausgangsvariable. Es gibt eine Zustandsvariable. Nach der in Kapitel 2.2 erläuterten Funktionsweise sind acht verschiedene Zustände möglich. Also kann diese Zustandsvariable acht verschiedene Werte und einen zusätzlichen Wert für einen Fehlerzustand, auf den später noch eingegangen wird, annehmen.




Abbildung 3.18: Grundfunktion des ARCP-Konverter Zustandsautomaten.  
Die Ausgangsfunktion wird als Array der Schaltsignale  $S_P$ ,  $S_N$ ,  $S_{Sp}$  und  $S_{Sn}$  dargestellt.

### 3.4.1 FPGA

Field Programmable Gate Arrays oder kurz FPGAs bestehen im Wesentlichen aus Logikblöcken, deren Funktion, also die Reaktion der Ausgänge dieser Blöcke auf die Eingangssignale, durch Lookup-Tabellen (LUT) programmiert werden kann. Zusätzlich enthalten diese Logikblöcke FlipFlops, die Speicheraufgaben übernehmen. Die Verbindung zwischen den einzelnen Logikblöcken wird über eine Switch-Matrix, also programmierbare Schalter erreicht. Grundsätzlich werden auf Grund dieser Struktur innerhalb des FPGAs alle Prozesse, sofern nicht anders gesteuert, parallel ausgeführt. Dadurch sind auch komplizierte Funktionen sehr schnell ausführbar.

Zur praktischen Umsetzung dieses Zustandsautomaten wurde ein LatticeXP2 Brevia 2 Development Kit [6] das auf Basis eines LatticeXP2-5E 6TN144C [7] FPGAs aufgebaut ist verwendet. Der Vorteil dieses Development-Boards ist, dass das FPGA für seine Grundfunktionen schon fertig beschaltet ist. Dies beinhaltet unter anderem einen Quarz zur Definition des Systemtakts, die interne Versorgung für das FPGA inklusive der Stützkondensatoren und einen On-board USB controller für die JTAG Programmierung über den USB Anschluss. Zusätzlich werden einige GPIO Anschlüsse an zwei verschiedene Header Stecker geführt, es sind acht Status

LEDs und fünf DIP Schalter integriert.

Das verwendete FPGA der Lattice XP2 Modellreihe besitzt 5000 Lookup-Tabellen und es können maximal 172 IO Ports verwendet werden. Für diese Ein- und Ausgänge wurde der LVTTTL33 Standard verwendet. Dabei werden Eingangsspannungen bis  $0,8V$  als *low* und über  $2V$  als *high* erkannt. Die Ausgangsspannungen der *low* Signale liegen etwa bei  $0 - 0,4V$  und die *high* Signale bei etwa  $3V$ . Zusätzlich besitzt dieses FPGA drei sysDSP Blöcke mit denen es möglich wäre, aufwändigere Rechenschritte schnell zu lösen. Da für die Aufgabe des endlichen Automaten keine komplexen Aufgaben anfallen, wurde auf die Verwendung dieser sysDSP Blöcke verzichtet. Ebenfalls ungenutzt blieb die Möglichkeit schnellere oder langsamere Taktsignale durch Multiplikation oder Division des Clock Signals mittels der zwei vorhandenen sysCLOCK PLLs zu generieren. Es wird eingeschätzt, dass mit einer Taktrate von  $f = 50MHz$ , die durch den Quarz am Dev. Board zur Verfügung steht, für diese Anwendung ein guter Kompromiss aus Geschwindigkeit und Zuverlässigkeit getroffen wird. Daher wird nur eine der beiden PLLs eingesetzt um den Systemtakt zu stabilisieren.

Durch Versuche mit dem XP2-5E konnte die Verzögerungszeit des FPGA, also die Reaktion eines Ausgangssignals auf eine Veränderung eines Eingangssignals gemessen werden. Dabei wurde im Programm eine Funktion geschrieben, die das Ausgangssignal gleich dem Eingangssignal setzt. Dabei wurde der Wert von

$$\Delta t_{FPGA} \approx 50ns \tag{3.46}$$

ermittelt. Nachdem eine genaue Messung auf Grund einer Schwankung von einigen *ns* nicht möglich ist, wurde dieser gemittelt. Dabei konnte auch festgestellt werden, dass diese Verzögerung hauptsächlich durch den Einlese- und Ausgabevorgang entsteht. Bei einfachen Aufgaben wie dem Zustandsautomaten ist ein Anstieg dieser Verzögerung nicht zu erwarten.

### 3.4.2 Programm zur Realisierung des Zustandsautomaten

Das FPGA wurde mittels der Programmiersprachen VHDL (Very High Speed Integrated Circuits Hardware Description Language) beschrieben. Bei dem Programmierverfahren eines FPGAs werden stets folgende Schritte eingehalten: erstellen eines Codes in VHDL - Synthetisierung des Programms - Test - Übertragung auf die Hardware. Da nach der Synthese, also der Übersetzung des Codes, Fehler oder Optimierungspotential ausfindig gemacht werden können, kann dieser Schritt nach einer jeweiligen Verbesserung des VHDL Codes öfter ausgeführt werden. Zusätzlich ist eine Simulation des Programms möglich.

Für das Programm wurden zwei Programmteile, sogenannte VHDL-Files erstellt, das Top-File, welches dem Main File in anderen Programmiersprachen entspricht

und die Schnittstellen nach außen beinhaltet und einem VHDL-File, das die Funktion des Automaten beinhaltet. Tabelle 3.3 zeigt die im Spreadsheet getätigte Zuordnung der Ein- und Ausgänge des FPGA.

	Variablen	Datentyp	IO Port
Clock Signal			
$f = 50MHz$	clk	in std Logic	21
Reset Taster SW4	reset	in std logic	53
Start Taster SW3	reset	in std logic	54
$s_{PWM}$	PWM	in std logic	91
$Q_1$	Q1	in std logic	78
$Q_2$	Q2	in std logic	98
$Q_3$	Q3	in std logic	113
$Q_4$	Q4	in std logic	114
$Q_5$	Q5	in std logic	115
$Q_6$	Q6	in std logic	116
$s_P$	S1	out std logic	93
$s_N$	S2	out std logic	92
$s_{Sp}$	S3	out std logic	96
$s_{Sn}$	S4	out std logic	94
Ausgabe für die LEDs der Zustandsanzeige	LEDz	out std logic vector	37-40
Ausgabe für die LEDs der Schaltzustände	LEDz	out std logic vector	43-46

Tabelle 3.3: Ein- und Ausgänge des FPGAs.

### Top File

Im Top File wurden erst die Ein- und Ausgänge des FPGAs laut Tabelle 3.3 bekannt gegeben. Weiters werden in diesem Programmteil die internen Signale und die Komponente ARCP Automat deklariert. Zum Einlesen der Eingänge und zum Beschreiben der Ausgänge wurden zwei Prozesse erstellt, die jeweils bei der fallenden Flanke des Clock Signals ausgeführt werden.

Die Ausgangsfunktionen  $s_P$ ,  $s_N$ ,  $s_{Sp}$  und  $s_{Sn}$  werden zum einen über die IO-Ports über die Steuerschaltung an den Treiber weitergegeben und zusätzlich über den std

logic vector  $LEDs$  über die Debug LEDs des Dev. Boards ausgegeben. Genauso wird der momentane Zustand  $Z_n$  über den Vektor  $LEDz$  angezeigt. Da diese Funktionen nur für Debug Gründe vorgesehen sind, werden sie in den folgenden Erläuterungen nicht weiter behandelt.

#### ARCP-Automat

Die eigentliche Funktion dieses Programms, der Zustandsautomat, wird in der als component deklarierten Routine „ARCP Automat“ durchgeführt. Dabei wird die Architektur vom Typ Moore Automat mit den Zuständen  $Z_0$  bis  $Z_7$  und  $Z_F$  verwendet. Des Weiteren wird eine Fehlererkennung und -behandlung implementiert. Zu Beginn des Programmteils werden drei Prozesse festgelegt. Der erste Prozess beinhaltet die Aktualisierung des Zustands  $Z_n = Z_{neu}$ . Wird die Bedingung für eine Zustandsänderung im Automaten erreicht, so setzt dieser  $Z_{neu} = Z_{n+1}$  und der Prozess aktualisiert  $Z_n = Z_{n+1}$  mit der nächsten fallenden Flanke des Clock Signals. Wenn die Bedingung nicht erfüllt ist, bleibt  $Z_{neu} = Z^n$  und somit ändert sich der momentane Zustand nicht. Jedoch darf nicht vergessen werden, dass in diesem Prozess nur die Aktualisierung des momentanen Zustands stattfindet. Die Entscheidung ob der nächste Zustand erreicht ist bzw. welcher das ist, wird erst im Automaten selbst getroffen.

In den nächsten beiden Prozessen werden die Watchdog-Timer  $t_{WD1}$  und  $t_{WD2}$  gesteuert. Diese wurden eingesetzt um Fehler im Schaltverhalten zu erkennen. Verharrt der ARCP-Konverter zu lange in einem Zustand, wird der Fehler-Zustand ausgelöst. In diesen Prozessen werden die beiden Timer, wenn sie aktiv sind, bei jeder positiven Taktflanke des Clock-Signals erhöht oder bei Inaktivität 0 gesetzt. In jedem Zustand ist nur jeweils ein Timer aktiv. Dies geschieht abwechselnd um eine Fehlfunktion durch Timing-Konflikte während des Zustandswechsels zu verhindern. Der Timer-Wert muss mit dem Kehrwert der Frequenz von  $f = 50MHz$  multipliziert werden um den tatsächlichen Zeitwert zu bekommen. Beim Zustand  $Z_0$  wurde auf eine solche Fehlererkennung verzichtet, da zum einen die Schalterstellung der des Fehlerzustands entspricht. Wenn der ARCP-Konverter also kein Steuersignal von Außen erhält, verharrt er im Zustand  $Z_0$  oder  $Z_F$ . Das Zeitlimit für den Zustand  $Z_4$ , in dem  $u_A = U_E$  und  $i_S = 0A$  gilt, beträgt  $40\mu s$ . Diese Limitierung wurde eingefügt, damit die Ausgangsspannung durch einen Fehler nicht auf dem höheren Eingangsspannungsniveau hängen bleiben kann. Auf diese Tatsache muss bei der Wahl des externen Steuersignals  $s_{PWM}$  geachtet werden. Für die restlichen Zustände sind die Watchdog-Timer  $t_{WD1}$  und  $t_{WD2}$  auf jeweils  $15\mu s$  eingestellt.

Beim Fehler- oder auch sicheren Zustand  $Z_F$ , also jenem Zustand der angesteuert wird, wenn einer der beiden Watchdog-Timer den jeweils vom momentanen Zustand abhängigen Grenzwert erreicht, wird nur der Transistor  $T_N$  eingeschaltet.

Die anderen MOSFETs leiten nicht. Daher stellt sich  $u_A = 0$  und  $i_S = 0$  ein, da sich der Ausgangsstrom über die Last abbaut. Dabei ist darauf zu achten, dass falls in einem ungünstigen Moment in den Zustand  $Z_F$  gewechselt wird, es sein kann, dass  $u_A = U_E$  ist und  $T_N$  auf den parallel zum voll geladenen Kondensator  $C_{S_n}$  und auf den entladenen  $C_{S_p}$  schaltet. Dabei wird der Strom des Umladevorgangs nur durch den inneren Widerstand des SiC-Transistors und den der Kapazität beschränkt. Auch bei hohen Werten von  $i_S$  ist ein Wechsel in diesen Schaltzustand nicht ideal, da die Transistoren im Hilfszweig abgeschaltet werden und zumindest eine Diode  $D_{S_p}$  oder  $D_{S_n}$  sperrt. Die durch Strom in der Induktivität  $L_S$  gespeicherte Energie kann nicht mehr entladen werden. Dabei kann es zu Überspannungen kommen. Dennoch wird davon ausgegangen, dass im Laborbetrieb das einmalige Auftreten eines solchen Worst-Case sicherer ist, als einige tausend Schalthandlungen pro Sekunde trotz Fehlverhaltens des ARCP-Konverters.  $Z_F$  ist allerdings nicht nur der Fehler-, sondern auch der Startzustand. Soll der ARCP-Konverter in Betrieb gehen, das heißt soll das FPGA auf das Eingangssignal  $s_{PWM}$  reagieren, so muss erst aus dem Zustand  $Z_S$  in  $Z_0$  gewechselt werden. Dies geschieht mit dem Taster  $SW_2$  des FPGA Development Boards.

Der vierte Prozess in der ARCP Automat Routine ist der Moore Automat selbst, der wie in Abbildung 3.19 dargestellt umgesetzt wurde. Darin wird erst die Ausgangsfunktion für den Start Zustand festgelegt um interne Konflikte zu vermeiden, und danach mit *caseZ* jeder Zustand abgearbeitet. Als Beispiel dient Zustand  $Z_1$ . Der Watchdog Timer  $t_{WD1}$  ist aktiv, während  $t_{WD2}$  mittels  $T2reset <= '1'$  inaktiv gesetzt wird. Die Ausgangsfunktion wird mit den Variablen  $S1 - S4$  gesetzt. Wenn die Eingangsfunktion  $Q1 = '1'$  ist, wird  $Z_{next} <= Z2$  gesetzt und mit der nächsten steigenden Taktflanke des Clocks wird der momentane Zustand  $Z_n = Z_2$  durch den neuen Zustand  $Z_n = Z_3$  ersetzt. Falls jedoch vorher der Wert von  $t_{WD1}$  75, also  $1,5\mu s$  überschreitet ist der Folgezustand nicht  $Z_2$  sondern  $Z_F$ .

```
case Z is
    when Z1 =>
        Twd1reset <= '0';
        Twd2reset <= '1';
        Sp <= '0';
        Sn <= '1';
        Ssp <= '1';
        Ssn <= '0';
        if Q1='1' then
            Znext<=Z2;
        elsif Twd1>to_unsigned(75,7) then
            Znext<=ZF;
        end if;
```




Abbildung 3.19: Realisierter Zustandsautomat mit Fehlerzustand  $Z_F$  und Watchdog Timer.

$Z_n$	$s_P$	$s_N$	$s_{Sp}$	$s_{Sn}$	$Z_n \rightarrow Z_{n+1}$	Zustand
$Z_0$	0	1	0	0	$s_{PWM} = 1$	$i_s = 0, u_A = 0$
$Z_1$	0	1	1	0	$i_s = I_A + I_B, Q_1 = 1$	$i_s \uparrow, u_A = 0$
$Z_2$	0	0	1	0	$u_A = U_E, Q_2 = 1$	$i_s \curvearrowright, u_A \uparrow$
$Z_3$	1	0	1	0	$i_s = 0, Q_3 = 0$	$i_s \downarrow, u_A = U_E$
$Z_4$	1	0	0	0	$s_{PWM} = 0$	$i_s = 0, u_A = U_E$
$Z_5$	0	0	0	0	$u_A = U_C, Q_4 = 0$	$i_s = 0, u_A \downarrow$
$Z_6$	0	0	0	1	$u_A = U_E - U_C, Q_5 \vee Q_6 = 0$	$i_s \curvearrowleft, u_A \downarrow$
$Z_7$	0	0	0	0	$u_A = 0V, Q_6 = 0$	$i_s = 0, u_A \downarrow$
$Z_F$	0	1	0	0	$SW_3 = 1$	$i_s = 0, u_A = 0$

Tabelle 3.4: Zustandsübersicht mit  $Z_{n+1} \neq Z_F$ .

Zusätzlich wird in diesem Programmteil eine Reset Funktion implementiert, mit der durch Betätigung des Tasters SW3 immer in den Fehlerzustand  $Z_F$  gesprungen wird. Nachdem diese Funktion für den Betrieb nicht wesentlich ist, wurde sie aus Gründen der besseren Darstellbarkeit in Abbildung 3.19 vernachlässigt.

#### 3.4.3 Umsetzung der Steuerung mittels Digitalen Signalprozessor DSP

Anders als beim FPGA werden logische Funktionen bei einem Microcontroller und in weiterer Folge bei einem Digitalen Signalprozessor DSP durch einem Programm in Software gelöst. Dadurch ist die Lösung komplexerer Aufgaben möglich, wenn gleich diese mehr Zeit in Anspruch nehmen.

Mit einem DSP wäre es durchaus möglich, einen Großteil der im Kapitel 3.3.2 beschriebenen Aufgaben der Steuerung, zusätzlich zum Zustandsautomaten in Software zu realisieren. Dabei können analoge Größen über einen ADC eingelesen werden um durch mathematische Funktionen die beschriebenen Vergleichsgrößen herzuleiten. Diese Berechnungen können während der länger anhaltenden Zustände  $Z_0$  und  $Z_4$  durchgeführt werden, da diese nur von Größen abhängen, die sich im Idealfall nicht oder nur langsam ändern. Das Einlesen der schnell veränderlichen Größen  $u'_A$  und  $i'_S$  kann durch einen sehr schnellen ADC, z.B. über eine Kombination mehrerer digitaler Eingänge, einer Widerstandskaskade und Zener-Dioden realisiert werden.

Dazu wurde zusätzlich zur Realisierung mittels FPGA an einem Versuchsaufbau mit einer F28335 controlCARD basierend auf dem Texas Instruments C2000 Delphi TMS320F28335 DSP mit einer Taktfrequenz von  $150MHz$  getestet.

Dabei wurde jedoch festgestellt, dass das FPGA für schnelle Ansteuerungen, wie sie in diesem Fall benötigt wird, besser geeignet ist und deshalb im Rahmen dieser Arbeit vorgezogen wurden.

Allerdings wird die Möglichkeit einer Umsetzung eines DSP-Konzepts nicht ausgeschlossen.

## 4 Messungen

Für die Messungen am Labormodell des ARCP-Konverters wurde ein Versuchsaufbau nach Abbildung 4.1 zusammengesetzt. Die Versorgungsspannung am Eingangsspannung  $U_E$  lieferten zwei in Serie geschaltete Delta Elektronik SM3004 Labor-Netzgeräte. Durch die Serienschaltung der beiden Netzteile war auch eine zusätzliche Versorgung der Schaltung mit  $U_E/2$  möglich.

Am Ausgang des Konverters wurde eine  $L R C$  Kombination als Last angeschlossen. Dabei stellt die Induktivität  $L$  die Induktivität der Motorwicklung dar und hält den Ausgangsstrom  $I_A$  annähernd rippelfrei. Dafür kamen zwei unterschiedliche Induktivitäten von  $L = 2,6mH$  und  $L = 4,33mH$ , jeweils Luftspulen, zum Einsatz. Der ohmsche Widerstand  $R$  definiert den Ausgangsstrom. Dafür wurden je nach zu erwartender Ausgangsspannung und -strom verschiedene einstellbare Hochlastwiderstände verwendet. Der  $100\mu F$  Elko  $C$  hält die Spannung über dem Widerstand  $R$  annähernd rippelfrei.

Das Steuersignal  $s_{PWM}$  wurde über einen Thandar TG105 Funktionsgenerator mit der einstellbaren Frequenz  $f$  und dem ebenfalls variablen Verhältnis  $\delta_{PWM}$  erzeugt. Dabei wurde der  $TTL$ -Ausgangspegel über einen Spannungsteiler in eine  $LVTTL$ -Signal verwandelt. Die Steuerungskomponenten des ARCP-Konverters wurden mit einem Labornetzgerät mit einer Spannung von  $\pm 12V$  versorgt.

Zur Interpretation der Messergebnisse sind pro Messung die theoretischen, nach den Formeln der Grundlagen in den Kapiteln 2.2.1 und 2.2.2 errechneten Werte angeführt, wobei für  $I_B$  und  $I_A$  die tatsächlichen Werte zum Zeitpunkt des Ein- und Ausschalten als Berechnungsgrundlage dienen. Die Aufzeichnung der Strom- und Spannungsverläufe erfolgte mittels Agilent Technologies DSO5034A Digitalspeicheroszilloskop. Zur Messung der Mittelwerte von  $U_E$ ,  $U_E/2$ ,  $U_R$  und  $I_A$  wurden jeweils Fluke 87-Multimeter verwendet.

Abbildung 4.2 zeigt die Vorderseite des Aufbaus des ARCP-Konverters für Durchführung der Messungen. Dafür wurde der Leistungsteil direkt auf dem Kühlkörper befestigt, die Steuerschaltung und die Schaltung der vier Gatetreiber sekrecht darauf. im Vordergrund ist das Development Board des FPGAs zu sehen.

Die beiden sichtbaren Buchsen für 4-mm-Federstecker bilden den Anschluss für den Ausgang der Schaltung. Die Anschlüsse für die Eingangsspannungen  $U_E$  und  $U_E/2$  befinden sich auf der Rückseite. Der freie IDC-Steckverbinder über dem Gatetreiber dient dem messtechnischen Abgriff der Schaltsignale für die Transistoren.




Abbildung 4.1: Versuchsaufbau mit  $L + R \parallel C$  Last am Ausgang.




Abbildung 4.2: Foto des Labormodells, Vorderseite.

Zur Interpretation der Messungen werden jeweils die gemessenen Werte mit den errechneten tabellarisch verglichen (siehe Tabelle 4.1, S.51). Die Ist-Werte für  $T_{01}$  bis  $T_{67}$  bzw. der Maximalwerte von  $i_S$  und die maximalen Steigungsraten von  $u_A$  sowie der Boost-Strom  $I_B$  und die Einschaltspannung des Hilfszweigs  $U_C$  werden jeweils aus den Abbildungen z.B. 4.8 für den Einschaltprozess bzw. 4.7 für das Ausschalten entnommen.

Der Soll-Wert für den Boost-Strom entspricht dem auf der Steuerung eingestellten Wert. Nachdem dieser durch die in Kapitel 3.3.3 erklärten Effekte der Verzögerung in der Praxis, wie die Messungen auch zeigen, höher ausfällt, wurden die auf dem Boost-Strom  $I_B$  beruhenden Soll-Werte auf Basis des gemessenen Werts errechnet. Die gemessenen Werte, die nicht direkt von Messinstrumenten wie z.B. die Multi-Meter abgelesen wurden, wurden aus den Aufzeichnungen der Strom- und Spannungsverläufe des Oszilloskops entnommen. Dies geschah wie in Abbildung 4.3 am Beispiel der Messung 1 schematisch dargestellt.

Wie zu sehen ist, sind einige Werte durch Störsignale oder zu kleiner Darstellung nicht genau ablesbar.

Nachdem der lila Kanal der Spannung  $u'_{IS}$  und somit nur indirekt  $i_S$  entspricht, müssen hier abgelesenen Werte nach der Gleichung 3.18 mit  $i_S = 8A/1V \cdot u'_{IS}$  umgerechnet werden.




Abbildung 4.3: Schematische Darstellung der in den Strom- und Spannungsverläufen ersichtlichen Messgrößen anhand von Messung 1.

## 4.1 Inbetriebnahme

Für die Inbetriebnahme zur grundsätzlichen Funktionsüberprüfung wurde der ARCP-Konverter mit der relativ niedrigen Spannung von  $U_E = 100V$  im Leerlauf, also ohne Last betrieben. Abbildung 4.4 zeigt die Spannungsverläufe dieser Messung.




Abbildung 4.4: Strom- und Spannungsverläufe beim Ein- und Ausschalten der Inbetriebnahme.

Die Funktion des ARCP-Konverters mit Beschränkung der Steigungsrate  $du_A/dt$  der Ausgangsspannung ist in dieser Darstellung gut zu erkennen. Dabei fallen die Störungen am repräsentativen Signal  $u'_{IS}$  des Resonanz-Stroms auf. Diese Störungen, hervorgerufen durch die Schaltvorgänge der Halbbrücken-Transistoren und der Treiberstufen, werden durch das Tiefpassfilter das nach dem Abgriff des Messsignals eingebaut ist teilweise eliminiert. Während den Messungen war es durch den Aufbau der Steuerungsplatine nicht möglich, das Signal an einer geeigneteren Stelle zu messen, dadurch und durch den nicht idealen Masse-Abgriff des Tastkopfs an der Schaltung wurde der Messfehler durch Einkopplungen des Störsignals noch zusätzlich verstärkt.

Dadurch, dass kein Ausgangsstrom vorhanden ist, der die Schwingkreis-Kapazität beim Ausschalten entlädt, ist zu erkennen, dass die Ausgangsspannung  $u_A$ , durch Kanal 1 dargestellt, beim Ausschaltvorgang nicht bis  $0V$  abschwingt. Dieses Phänomen ist durch die Umschwingverluste, die bei niedrigen Eingangsspannungen und Ausgangsströmen besonders ins Gewicht fallen zu erklären. Bei späteren Mes-

sungen mit  $I_A > 0$  konnte diese Stufe nicht mehr beobachtet werden.

In Abbildung 4.5 werden die Schaltsignale  $s_P$  (CH1 gelb),  $s_N$  (CH2 grün),  $s_{Sp}$  (CH3 lila) und  $s_{Sn}$  (CH4 rot) während eines Ein- und anschließenden Ausschaltvorgangs, gemessen zwischen der Steuerung und dem Treiber dargestellt.




Abbildung 4.5: Verlauf der Steuersignale.

Auch hier ist der Einfluss der Störsignale zu erkennen. Wenn diese Spannungsspitzen wie sie z.B. bei  $S_N$  zum Zeitpunkt  $t_5$  zu sehen sind, die Input Forward Voltage des Treibers  $V_{Fon} = 1,6V$  bei nichtleitendem Kanal über- bzw.  $V_{Foff} = 1V$  [11] bei leitendem Kanal unterschreiten, ist ein ungewolltes Schalten der MOSFETs möglich was unbedingt zu verhindern ist.

Abgesehen davon entsprechen die Signalverläufe jenen des idealisierten Systems aus den Abbildungen 2.4 und 2.7.

Nachdem diese Störungen schon bei geringen Eingangsspannungen- und Ausgangsströmen ausgeprägt waren, wurden für die Folgemessungen die Werte für diese beiden Größen nur langsam erhöht. Dabei konnte der ARCP-Konverter bis zu einer Eingangsspannung von  $U_E \approx 450V$  bei  $I_A \approx 12A$  stabil betrieben werden. Bei höheren Werten traten Störungen auf, die einen sicheren und stabilen Betrieb nicht mehr gewährleisteten.

Ausgewählte Messungen werden im Folgenden diskutiert.

## 4.2 Messung 1

Die erste Messung zeigt das Verhalten des ARCP-Konverters bei geringer Eingangsspannung und kleinem Ausgangsstrom. Während dieser Messung arbeitete der ARCP-Konverter in einem stabilen Bereich, das heißt die elektromagnetischen Störungen durch die Schaltheftungen störten die Funktion nicht.

$U_E = 100V$	$I_A = 2,1A$	$f = 5kHz$	$R = 20,3\Omega$	$L = 2,6mH$
soll	$T_{01} = 817ns$	$T_{12} = 0,66\mu s$	$T_{23} = 817ns$	
	$T_{45} = 0s$	$T_{56} = 0,86\mu s$	$T_{65} = 0s$	
ist	$T_{01} = 840ns$	$T_{12} = 0,72\mu s$	$T_{23} = 590ns$	$I_{AEin} = 1,2A$
	$T_{45} = 100ns$	$T_{56} = 0,73\mu s$	$T_{65} = 160ns$	$I_{AAus} = 2,9A$
soll	$U_C = 100V$	$i_{Smin} = -1,6A$	$i_{Smax} = 6,5A$	$(I_B = 3A)$
	$\frac{du_A}{dt}_{maxEin} = 163V/\mu s$		$\frac{du_A}{dt}_{maxAus} = 131V/\mu s$	
ist	$U_C = 92V$	$i_{Smin} = -1,3A$	$i_{Smax} = 6,4A$	$I_B = 4,3A$
	$\frac{du_A}{dt}_{maxEin} = 145V/\mu s$		$\frac{du_A}{dt}_{maxAus} = 130V/\mu s$	

Tabelle 4.1: Soll und Ist- Werte der Größen aus Messung 1.

In Abbildung 4.6 sind die Strom- und Spannungsverläufe einer Einschaltperiode dargestellt. Dabei ist zu erkennen, dass der für die Berechnungen konstant angenommene Ausgangsstrom  $I_A$  einen Rippel von  $\Delta I_A = 1,7A$  aufweist. Der mit dem Multimeter gemessene Wert  $I_A = 2A$  entspricht dem AVG des Stroms. Für die errechneten Werte muss beim Einschalten deshalb  $I_A - \Delta I_A/2$  und beim Ausschalten  $I_A + \Delta I_A/2$  herangezogen werden.




Abbildung 4.6: Messung 1 Strom- und Spannungsverläufe einer Periode.

Aus  $\Delta I_A$  im eingeschwungenen Zustand lassen sich die angegebenen Größen des  $RL$  Glieds durch die Funktion

$$U_E - \bar{u}_A = L \cdot \frac{\Delta I_A}{\Delta t_e} \quad (4.1)$$

mit

$$\bar{u}_A = U_R = I_A \cdot R = \delta_{PWM} \cdot U_E \quad (4.2)$$

überprüfen.

Daraus ergibt sich bei einer Einschaltzeit von  $\Delta t_e = 85 \mu s$  bei  $f = 5 kHz$  eine Spannung von  $U_R = 42,5 V$  ein Widerstand von  $R = 21,3 \Omega$ . Die Induktivität der Spule wird mit  $2,85 mH$  berechnet.

Vor allem bei der Messung von niedrigen Mittelwerten der Ausgangsströme ist aber darauf zu achten, dass es durch  $\Delta I_A$  auch bei positiven  $I_A$  nicht zu einem negativen Ausgangsstrom zum Zeitpunkt des Einschaltens kommt, da die Vorgänge dann nicht mehr wie ursprünglich beschriebenen betrachtet werden können.

## 4.2.1 Einschalten




Abbildung 4.7: Messung 1 Einschalten.

Abbildung 4.7 zeigt den Einschaltvorgang mit den Werten aus Tabelle 4.1. Dabei ist gut zu sehen, dass der Hilfskreistransistor  $T_{Sp}$  zum Zeitpunkt  $t_0$  und  $t_3$  strom- und die Halbbrücken Transistoren  $T_N$  und  $T_P$  bei  $t_1$  und  $t_2$  spannungsfrei schalten. Das Überschwingen der Ausgangsspannung von etwa  $7V$  nach dem Einschaltvorgang ist durch den Schwingkreis der Streuinduktivität in der Zuleitung und der Resonanz-Kapazität erklärbar. Dabei hat das Schwingen eine Frequenz von etwa  $5MHz$ , was mit der Formel

$$\frac{1}{\sqrt{L_{streu} \cdot C}} = \omega = 2 \cdot \pi \cdot f \quad (4.3)$$

einer Streuinduktivität von  $L_{streu} = 30,4nH$  entspricht. Dieses Überschwingen ist allerdings wesentlich geringer als bei vergleichbaren Schaltungen ohne Soft-Switching.

Die Erhöhung des Boost-Stroms deutet laut Gleichung 3.38 auf eine Verzögerung von  $\Delta t = 180ns$  hin. Dabei stimmt die Größenordnung mit der in Gleichung 3.37 getätigten Schätzung überein. Der rasche Anstieg von  $i_S$  nach der positiven Flanke von  $s_{PWM}$ , also die geringe Verzögerung bei  $t_0$  ist dadurch zu erklären, dass dieses sehr saubere Signal nicht in der analogen Schaltung verglichen, sondern direkt in das FPGA geführt wird.

Die Gesamtdauer des Einschaltvorgangs liegt bei etwa  $2,1\mu s$ .

In Abbildung 4.3, in dem die Messgrößen in den Strom- und Spannungsverläufen anhand dieser Messung 1 gezeigt wird ist zu erkennen, dass der Umschwingvorgang nicht genau symmetrisch ist. Das heißt, dass der Strom  $i_S$  zum Zeitpunkt  $t_1$  mit  $I_A + I_B$  minimal höher ist, als zum Zeitpunkt  $t_2$ . Diese Tatsache ist auf die Verluste während des Umschwingvorgangs zurückzuführen. Dies äußert sich auch durch die verringerte maximale Änderungsrate  $\left. \frac{du_A}{dt} \right|_{maxEin}$  mit  $145V/\mu s$  im Vergleich zum errechneten Wert von  $163V/\mu s$ .

#### 4.2.2 Ausschalten




Abbildung 4.8: Messung 1 Ausschalten.

Auch beim Vorgang des Ausschaltens schalten die Halbbrücken-Transistoren  $T_N$  und  $T_P$  spannungsfrei und der Hilfskreistransistor  $T_{Sp}$  stromlos. Das der Spannung  $u'_{IS}$  überlagerte Störsignal ist leider wesentlich größer als beim Einschalten.

Durch die Verzögerung des Zeitpunktes  $t_5$  ist  $\Delta U_C = 8V$ . Die aus Gleichung 3.42 errechnete Dauer der Verzögerung beträgt  $\Delta t = 92ns$  und liegt somit ebenfalls in der Größenordnung des geschätzten Werts aus Kapitel 3.3.3 Gleichung 3.37.

Wie beim Einschalten ist auch beim Ausschalten ein Überschwingen der Ausgangsspannung  $u_A$  und von  $u'_{IS}$  zu sehen.

Die Charakteristik des Umschwingvorgangs entspricht nahezu dem des berechneten Modells. Dabei wird eine maximale Rate  $\left. \frac{du_A}{dt} \right|_{maxAus} = 130V/\mu s$  erreicht und die Abweichung der Dauer dieses Vorgangs liegt auch innerhalb der Toleranz der maximalen Messgenauigkeit durch den aufgezeichneten Spannungsverlauf.

Die Gesamtdauer des Ausschaltvorgangs beträgt etwa  $1\mu s$ .

Durch die Limitierung der Steilheit der Spannungsflanken von  $u_A$  kommt es beim Ausschalten zu einer Verzögerung  $\Delta t_{ein} = 0,6\mu s$  von der negativen Flanke  $s_{PWM}$  bis zum Abfall der Ausgangsspannung auf den halben oberen Wert  $U_E/2$ . Beim Einschalten beträgt diese Dauer von der positiven Flanke von  $s_{PWM}$  gemessen  $1,2\mu s$ . Die Differenz von  $0,6\mu s$  beeinflusst das Verhältnis  $\delta_{PWM}$  bei einer Periodendauer von  $200\mu s$  bei dieser Messung um weniger als 1%.

### 4.3 Messung 2

Die zweite Messung wurde mit einer wesentlich höheren Eingangsspannung  $U_E = 450V$  durchgeführt. Dabei kam eine größere Induktivität gepaart mit einem aktiv gekühlten Leistungswiderstand seitens der Last zum Einsatz.

$U_E = 450V$	$I_A = 4A$	$f = 5kHz$	$R = 10\Omega$	$L = 4,33mH$
soll	$T_{01} = 403ns$	$T_{12} = 1,01\mu s$	$T_{23} = 403ns$	
	$T_{45} = 0s$	$T_{56} = 1,23\mu s$	$T_{67} = 0s$	
ist	$T_{01} = 410ns$	$T_{12} = 1,0\mu s$	$T_{23} = 340ns$	$I_{AEin} = 2,75A$
	$T_{45} = 70ns$	$T_{56} = 1,1\mu s$	$T_{67} = 160ns$	$I_{AAus} = 5,2A$
soll	$U_C = 450V$	$i_{Smin} = -10,7A$	$i_{Smax} = 20,4A$	$(I_B = 5A)$
	$\frac{du_A}{dt} \maxEin} = 530V/\mu s$		$\frac{du_A}{dt} \maxAus} = 476V/\mu s$	
ist	$U_C = 428V$	$i_{Smin} = -14,4A$	$i_{Smax} = 19,1A$	$I_B = 9,3A$
	$\frac{du_A}{dt} \maxEin} = 542V/\mu s$		$\frac{du_A}{dt} \maxAus} = 475V/\mu s$	

Tabelle 4.2: Soll- und Ist-Werte der Größen aus Messung 2.

Anhand der Abbildungen 4.9 und 4.10 lassen sich die Ein- und Ausschaltdauer sowie der Stromrippel mit den Werten  $I_{AEin} = 2,75A$  und  $I_{AAus} = 5,2A$  ablesen. Die gemittelte Spannung über dem Last Widerstand  $R$  betrug  $U_R = 60V$ . Somit eine Ausgangsleistung von ca.  $240W$  erreicht.




Abbildung 4.9: Messung 2 Einschalten.

Durch die mehr als vierfache Eingangsspannung und den doppelten  $I_A + I_B$  im Vergleich zur ersten Messung wird die Dauer des linearen Anstiegs des Stroms  $i_S$  etwa halbiert. Die Dauer der Zustände entspricht etwa den errechneten. Dies liegt daran, dass die Verluste durch die Flussspannungen der Dioden während des Umschwingvorgangs bei höheren Spannungen im Vergleich zu Messung 1 wesentlich weniger Bedeutung haben.

Die errechnete Verzögerung von  $t_1$  errechnet aus dem zusätzlichen Boost-Strom beträgt  $\Delta t = 143ns$  im Vergleich zu  $130ns$  aus Gleichung 3.37.

Das Überschwingen der Ausgangsspannung durch den Schwingkreis aus der Streuinduktivität der Zuleitung und den Resonanz-Kondensatoren ist mit etwa  $16V$  höher als bei der letzten Messung.




Abbildung 4.10: Messung 2 Ausschalten.

Auch beim Ausschaltvorgang wurden die vorgegebenen Werte nahezu erreicht. Aus der einzig nennenswerten Abweichung durch  $\Delta U_C = 22V$  ergibt sich nach Gleichung 3.42 eine Zeitspanne von  $\Delta t = 141ns$ . Dieser Wert entspricht ebenfalls in etwa der Schätzung aus Gleichung 3.37.

#### 4.4 Messung 3

Messung 3 soll die Veränderung der Verläufe durch einen größeren Ausgangsstrom  $I_A$  und annähernd gleicher Eingangsspannung  $U_E$  im Vergleich zu Messung 2 zeigen. Dabei wurde eine Lastspannung  $U_R = 68V$  gemessen. Das bedeutet eine umgesetzte Leistung am Lastwiderstand von  $670W$ .

$U_E = 425V$	$I_A = 9,9A$	$f = 5kHz$	$R = 6,66\Omega$	$L = 4,33mH$
soll	$T_{01} = 653ns$	$T_{12} = 0,95\mu s$	$T_{23} = 653ns$	
	$T_{45} = 0s$	$T_{56} = 0,89\mu s$	$T_{67} = 0s$	
ist	$T_{01} = 550ns$	$T_{12} = 1,05\mu s$	$T_{23} = 530ns$	$I_{AEin} = 8,4A$
	$T_{45} = 70ns$	$T_{56} = 0,83\mu s$	$T_{67} = 140ns$	$I_{AAus} = 11,4A$
soll	$U_C = 425V$	$i_{Smin} = -6,8A$	$i_{Smax} = 25,8A$	$(I_B = 5A)$
	$\frac{du_A}{dt}_{maxEin} = 521V/\mu s$		$\frac{du_A}{dt}_{maxAus} = 545V/\mu s$	
ist	$U_C = 393V$	$i_{Smin} = -4,6A$	$i_{Smax} = 25,0A$	$I_B = 10,1A$
	$\frac{du_A}{dt}_{maxEin} = 527V/\mu s$		$\frac{du_A}{dt}_{maxAus} = 530V/\mu s$	

Tabelle 4.3: Soll- und Ist-Werte der Größen aus Messung 3.




Abbildung 4.11: Messung 3 Einschalten.

Durch den hohen Ausgangsstrom konnte der ARCP-Konverter beim Ein- und beim Ausschalten mit einem  $\frac{du_A}{dt}_{max}$  das nahe dem maximal erlaubten Wert von  $600V/\mu s$  liegt betrieben werden.

Während des Einschaltvorgangs ist die Belastung des Hilfskreises mit einem Maximalstrom von  $i_S = 25A$  zwar höher als bei der Messung 2 (siehe Abbildung 4.11), dafür ist ein Umschwingen der Ausgangsspannung beim Ausschalten mit deutlich geringerer Beteiligung der Resonanz-Induktivität möglich (siehe Abbildung 4.12).




Abbildung 4.12: Messung 3 Ausschalten.

## 4.5 Interpretation der Messergebnisse

Die Messungen haben gezeigt, dass der ARPC-Konverter mit SiC-MOSFETs funktionstüchtig ist und die maximale Steilheit der Ausgangsspannung auf den vorgegebenen Wert ( $\leq 600V/\mu s$ ) beschränkt. Zusätzlich wurde auch die Funktionalität des Soft-Switchings bestätigt.

Bis zu einem Ausgangsstrom von 12A bzw. einer Eingangsspannung von 450V funktionierte die realisierte Schaltung des ARCP-Konverters störungsfrei und alle relevanten Messungen konnten durchgeführt werden. Dabei entsprach das Verhalten des Inverters und die gemessenen Werte durchaus den in im theoretischem Teil angestellten Überlegungen und Erwartungen.

Über  $I_A \approx 12A$  und  $U_E \approx 450V$  traten durch die elektromagnetischen Störungen, die durch die Schalthandlungen verursacht wurden negative Effekte wie unerwünschte Schalthandlungen auf, die einen stabilen Betrieb verhinderten. Dabei ging die Steuerung jeweils in den sicheren Fehlerzustand über. Dies geschah meist erst nach einigen Sekunden, was immerhin das korrekte Durchlaufen einiger 1000 Zyklen bedeutet. Dennoch wurde, um eine Zerstörung der Schaltung zu vermeiden, auf Versuche mit höheren Strömen und Spannungen verzichtet.

Dadurch war es auch nicht möglich den Einfluss der Funktion  $U_C(I_A)$  (siehe Abbildung 3.14) vollständig zu testen.

Da die im stabilen Betrieb gemessenen Werte vor allem bei höherer Eingangsspannung nahezu ident mit den berechneten Werten unter der Verwendung von idealen Bauelementen waren, haben die Vereinfachungen, vor allem durch die Annahme der hohen Güte des Schwingkreises ihre Berechtigung bewiesen. Die Asymmetrie der Umschwingvorgänge, die durch Verluste entstehen ist in einigen Fällen zwar minimal zu erkennen, deren Auswirkungen sind für die Funktion allerdings vernachlässigbar.

Der Einfluss des Schaltverhaltens auf das Verhältnis  $\delta_{PWM}$  ist wie angenommen zu vernachlässigen. Bei besonderen Anforderungen an die Steuerung durch hohe Genauigkeit oder hohe Schaltfrequenz kann durch Abhängigkeit der Abweichung von  $I_A$  und  $U_E$  die Wahl des externe Steuersignals  $s_{PWM}$  angepasst werden.

Die gemessenen Verzögerungen der Schaltzeitpunkte waren zwar nicht konstant, bewegten sich aber im Bereich der zuvor angestellten Schätzungen.

## 5 Entwicklungsmöglichkeiten

Wie durch die Messungen zu sehen ist, ist der Betrieb nur eingeschränkt möglich. Dabei stehen bei den Verbesserungen hauptsächlich die Stabilität und die Minimierung von Störungseinflüssen im Vordergrund um einen stabilen Betrieb auch bei höheren Strömen und Spannungen gewährleisten zu können. allerdings konnte auch nach der Auswertung und Diskussion der Messungen die Ursache der Störungen und wie diese zu verhindern sind noch nicht restlos geklärt werden konnten. Dies macht eine Weiterentwicklung erst nach genauerer Analyse möglich.

Dennoch werden im Folgenden einige Ideen zur Verbesserung des Betriebs beschrieben, die aus den Erkenntnissen der Tests entstanden sind. Bei einigen dieser Änderungen wird wie bei diesem Modell ein Kompromiss zwischen Schnelligkeit und elektromagnetischer Verträglichkeit bzw. Genauigkeit und Stabilität zu treffen sein.

Dadurch, dass die in Kapitel 3.3.3 besprochenen Verzögerungen, solange diese in einem gewissen Rahmen bleiben, nur beschränkte Auswirkungen auf den Betrieb haben, steht dabei vor allem die Optimierung der Qualität der Mess- und Steuerungsignale im Vordergrund.

### 5.1 Leistungsteil

Der Leistungsteil hat während den Messungen sehr gut funktioniert, somit sind die folgenden Änderungen nur von optionaler Natur.

So konnte etwa das Umschwingverhalten durch den Einsatz von SiC-Shottky-Dioden antiparallel zu den MOSFETs im Hilfskreis verbessert werden.

Die Versorgung wurde Anfangs nur mit einer einzelnen Eingangsspannung  $U_E$  geplant. Es hat sich bei ersten Tests aber gezeigt, dass die Strom-Zeitflächen von  $i_S$  beim Ein- und Ausschalten nicht gleich sind. Dadurch kommt es gemittelt zu einem Gleichanteil, der die Umladung der Kondensatoren  $C_0$  am Eingang des ARCP-Konverters und damit eine Verschiebung der Mittelpunktspannung bewirkt.

Um diese Spannungsverschiebungen zu reduzieren, könnten für  $R_0$  kleinere Widerstandswerte eingesetzt werden. Nachdem diese aber zusätzliche Verluste und eine aktive Mittelpunktsymmetrierung zusätzlichen Aufwand bedeutet, wurde für den realisierten Laboraufbau entschieden die Versorgung  $U_E$  durch den seriellen Betrieb zweier Netzteile mit der Anzapfung des Mittelpunktes  $U_E/2$  zu bewerkstelligen.

Die Ströme beim Einschalten sind höher als im idealen Modell. Dies wird durch den zusätzlich Boost-Strom hervorgerufen, welcher durch die Verzögerungen verursacht wird. Dies äußert sich auch in der Belastung der Transistoren im Hilfskreis. Auf Grund der höheren Stromstoßfestigkeit ist deshalb auch hier die Verwendung der  $80m\Omega$  SiC Transistoren C2M0080120D zu bevorzugen. Die Mehrkosten hal-

ten sich mit etwa 10€ pro Stück in Grenzen. Eine Überbelastung der eingesetzten Schaltelemente konnte durch eine Temperaturmessung während der Tests dennoch nicht festgestellt werden.

Auch der Einfluss Abweichung der Größen von  $L_S$  und  $C_S$  durch Bauteiltoleranzen äußerte sich nicht.

### 5.2 Treiber

Nachdem der Treiber nach einer Vorlage eines früheren Projekts gebaut wurde, war die Gewissheit über die Funktion schon im Vorhinein gegeben.

Dennoch ist zu prüfen, ob durch die zusätzliche Anforderung an die Reaktionsgeschwindigkeit des Treiberbausteins nicht eine Alternative zum Modell Silicon Labs Si8261 mit geringerer Zeitverzögerung von Vorteil ist.

### 5.3 Steuerschaltung

Vor allem hier sind zur Verbesserung des Betriebsverhaltens einige Änderungen notwendig.

Dies betrifft vor allem die Empfindlichkeit gegenüber elektromagnetischen Einkopplungen, deren Einfluss bei den Messungen sichtbar wurden.

Vor allem ist es notwendig die Dimensionierung der Tiefpassfilter an den Ausgängen der Komparatoren zu überprüfen bzw. zusätzliche RC-Glieder an den Enden von Signalleitungen anzudenken.

Zusätzlich kann bei den schnellen Komparatoren zur Bildung der Steuersignale eine Hysteresefunktion implementiert werden, um ein Toggeln am Komparator Ausgang zu verhindern.

Auch durch die Umsetzung der Schaltung auf einem Multi-Layer-Print, kann die Einkopplung von Störungen verringert werden. Dabei können Signalleitungen kürzer und näher an der Massefläche geführt werden.

Durch Spannungsmessungen an der Schaltung waren bei den analog errechneten Vergleichswerten Abweichungen gegenüber den berechneten Werten zu sehen. Nachdem diese Abweichungen Einfluss auf die Genauigkeit des Steuerverhaltens haben, ist bei der Entwicklung der Schaltung darauf zu achten, dass z.B. durch die Wahl von geeigneten Widerstandsreihen Spannungsteiler genau realisiert werden. Auch ist durch die großen Widerstandswerte der Spannungsteiler bei der Messung der hohen Spannungen wie  $U_E$  und  $u_A$  auf den Einfluss der Eingangswiderstände der Operationsverstärker zu achten.

Zur Optimierung der Steuerung selbst ist es möglich, das Schaltverhalten durch die im Kapitel 3.3.3 angestellten Überlegungen (vor allem bei hohen Ausgangsströmen) dadurch zu verbessern, dass etwa der Einfluss von konstanten Verzögerungen durch entsprechende Vorsteuerung reduziert wird.

### 5.4 Zustandsautomat

Die Wahl des Steuerkonzept mittels FPGA hat sich nach Evaluierung mehrerer Alternativen durch die durchgeführten Tests als richtig bestätigt. Das schließt aber nicht aus, dass es nicht auch andere Möglichkeiten der Steuerung gibt, durch die eventuell auch die Vergleichsgrößen digital gebildet werden können, oder etwa dass der Zustandsautomat rein analog realisiert werden kann.

Bleibt man bei der FPGA Lösung, gilt es das geschriebene Programm zu überprüfen, um durch Adaptionen einen störungsfreien Betrieb zu gewährleisten. Eventuell ist dabei auch die Ausnutzung einer höheren Taktfrequenz durch die Implementierung einer weiteren PLL möglich.

Die Verwendung des Development-Boards brachte viele Vereinfachungen mit sich. Durch die zusätzliche Leitung zwischen Steuerschaltung und FPGA Board kommt es allerdings auch zu einer zusätzlichen Einkopplung elektromagnetischer Störungen. Hier könnte eine Platzierung des FPGA-Chips und dessen Beschaltung direkt auf der Steuerschaltung Abhilfe schaffen.

### 5.5 Aufbau

Nachdem die Steuerplatine erst parallel über der des Leistungsteils angeordnet war, wurde diese nach den ersten Versuchen senkrecht gestellt um den Abstand zu den Transistoren zu vergrößern und damit den elektromagnetischen Einfluss zu verringern. Um den Einfluss noch weiter zu reduzieren ist eine Neuordnung zu prüfen.

Wie schon erwähnt, ist um Leitungen kurz zu halten die Integration des FPGAs in die Steuerschaltung selbst zu erwägen. Falls dies nicht möglich ist, ist ein Adapter für den Header-Anschluss auf dem Development-Board vorzusehen, um bei der Leitung zur Steuerschaltung abwechselnd Signal und Masse führen zu können. Dadurch kann man zusätzliche Tiefpassfilter an dem Leitungsende des FPGAs vorsehen.

## 6 Fazit

Die Abbildungen 4.4 bis 4.12 zeigen eindeutig, dass die technische Umsetzung eines ARCP-Konverters mit SiC-MOSFETs mit dem Einschaltvorgang nach De Doncker and Lyons [10] und dem Ausschaltvorgang nach McMurray [14] möglich ist und ein praktikables Prinzip zur Reduktion des  $du/dt$  an der Last darstellt, ohne dass hohe Schaltverluste in Kauf genommen oder größere passive  $du/dt$ -Filter benötigt werden. Die Funktionalität der Begrenzung der Steilheit der Schaltflanken sowie des Soft-Switchings kann mit dem ARCP-Prinzip voll erfüllt werden.

Durch eine Weiterentwicklung nach einer EMV-technischen Untersuchung und der Berücksichtigung der Vorschläge aus Kapitel 5 sollte auch ein zuverlässiges Schalten bei Eingangsspannungen bis  $U_E = 600V$  mit Ausgangsströmen bis  $I_A = 20A$  möglich sein.

Allerdings ist die Schaltung des Konverters relativ komplex und erfordert einen nicht unerheblichen Aufwand, besonders wenn eine hohe Zuverlässigkeit erreicht werden soll und alle Störzustände sicher abgefangen werden sollen.

## Literatur

- [1] Andreas Binder, *Elektrische Maschinen und Antriebe*. Dordrecht : Springer Berlin Heidelberg, 2012.
- [2] Cree Inc., *Data Sheet C2M0080120D Rev. A*, 2013.
- [3] Cree Inc., *Data Sheet C2M0160120D Rev. B*, 2014.
- [4] Gehrke, Winzker, Urbanski, Voitowitz, *Digitaltechnik. Grundlagen, VHDL, FPGAs, Mikrocontroller*, 7th ed. Springer Vieweg, 2016.
- [5] Hans Ertl, *Skriptum zur Vorlesung Leistungselektronik und Stromrichtertechnik an der TU-Wien*, 2013/12.
- [6] Lattice Semiconductor Corp., *Users Guide LatticeXP2™ Brevia 2 Development Kit, EB67 01.0*, November 2011.
- [7] Lattice Semiconductor Corp., *LatticeXP2™ Family Data Sheet, DS1009 Version 2.2*, September 2014.
- [8] Maxim Integrated Products, *Data Sheet MAX9201/9202/9203, 19-1936; Rev 1*, 2005.
- [9] ROHM Co., *SiC Power Devices and Modules Application Note, Rev.001*, June 2013.
- [10] R.W. De Doncker and J.P. Lyons, "The auxiliary resonant commutated pole converter," *Conference Record of the 1990 IEEE Industry Applications Society Annual Meeting, Vol.2, pp. 1228-1235*, 1990.
- [11] Silicon Laboratories Inc., *Data Sheet Si826x Rev. 1.3*.
- [12] Thomas Fuchslueger, "Aufbau eines quasi-resonanten Halbbrücken-Gegentaktwandlers mit SiC MOSFETs," Master's thesis, TU Wien.
- [13] Vishay Semiconductors, *Data Sheet LL4148, LL4448, Rev. 1.9*, March 2013.
- [14] William McMurray, "Resonant snubbers with auxiliary switches," *IEEE Transactions on Industry Applications, VOL. 29, NO. 2, pp.355-361*, March/April 1993.

## A Fotos

### A.1 Vorderseite

siehe Abbildung 4.2

### A.2 Rückseite



## B VHDL Programm des FPGA

### B.1 Top File

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
      --Ein- und Ausgangssignale--
entity ARPC_top is port(clk, reset : in std_logic;
      PWM, Q1, Q2, Q3, Q4, Q5, Q6, Start: in std_logic;
      S1, S2, S3, S4: out std_logic;
      LEDz, LEDs: out std_logic_vector(3 downto 0));
end ARPC_top;
      -- Architektur --
architecture behaviour of ARPC_top is
      --Signaldeklarationen--
signal Q1_int, Q2_int, Q3_int, Q4_int, Q5_int: std_logic;
signal Q6_int, PWM_int: std_logic;
signal Zout: std_logic_vector(3 downto 0);
signal Sbuffer: std_logic_vector(3 downto 0);
      --Komponentendeklarationen--
component ARPC_automat is port( clk, reset : in std_logic;
      PWM, Q1, Q2, Q3, Q4, Q5, Q6, Start: in std_logic;
      S1, S2, S3, S4: out std_logic;
      Zout: out std_logic_vector(3 downto 0));
end component;
      -- Start der Architektur--
begin
      SampleInputs: process(clk, Q1, Q2, Q3, Q4, Q5, Q6, PWM)
begin
      if falling_edge(clk) then PWM_int<=PWM;
          Q1_int<=Q1; Q2_int<=Q2; Q3_int<=Q3;
          Q4_int<=Q4; Q5_int<=Q5; Q6_int<=Q6;
      end if;
end process SampleInputs;
      -- Erstellung der Komponenten --
comp_ARPC_automat: ARPC_automat port map(clk=>clk,
      reset=>reset, PWM=>PWM_int, Q1=>Q1_int, Q2=>Q2_int,
      Q3=>Q3_int, Q4=>Q4_int, Q5=>Q5_int, Q6=>Q6_int,
      S1=>Sbuffer(0), S2=>Sbuffer(1), S3=>Sbuffer(2),
      S4=>Sbuffer(3), Zout=>Zout, Start=>Start);
```

```
                — Ausgabe der Ausgangssignallänge —
SetOutputs: process(clk, Sbuffer, Zout)
begin
    if falling_edge(clk) then
        S1<=Sbuffer(0); S2<=Sbuffer(1);
        S3<=Sbuffer(2); S4<=Sbuffer(3); LEDz<=not Zout;
        LEDs(0)<=not Sbuffer(0); LEDs(1)<=not Sbuffer(1);
        LEDs(2)<=not Sbuffer(2); LEDs(3)<=not Sbuffer(3);
    end if;
end process SetOutputs;
end behaviour;
```

## B.2 Automat

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;
                — Ein- und Ausgangssignale —
entity ARPC_automat is port(clk, reset: in std_logic;
    PWM, Q1, Q2, Q3, Q4, Q5, Q6, Start: in std_logic;
    S1, S2, S3, S4: out std_logic;
    Zout: out std_logic_vector(3 downto 0));
end ARPC_automat;
                — Architektur —
architecture Moore of ARPC_automat is
    — Typdefinition Zustände —
type Z_type is (Z0, Z1, Z2, Z3, Z4, Z5, Z6, Z7, ZF);
    — Signaldefinitionen —
signal Z, Znext : Z_type;
signal T1, T1next: unsigned(6 downto 0);
signal T2, T2next: unsigned(10 downto 0);
signal T1reset, T2reset : std_logic;
begin
    with Z select
Zout<= "0000" when Z0,          "0001" when Z1,
      "0010" when Z2,          "0011" when Z3,
      "0100" when Z4,          "0101" when Z5,
      "0110" when Z6,          "0111" when Z7,
      "1111" when ZF;
    — getakteter Uebergang der Zustände —
Zneu: process(clk, reset)
```

```

begin
    if reset='0' then Z<=ZF;
    elsif rising_edge(clk) then Z<=Znext;
    end if;
end process Zneu;
    -- Watchdog-Timer1 --
WDTimer1: process(clk, reset, T1reset)
begin
    if reset='0' then T1<=to_unsigned(0,7);
    elsif rising_edge(clk) then T1next<=T1+to_unsigned(1,7);
        if T1reset='1' then T1<=to_unsigned(0,7);
        else T1<=T1next;
        end if;
    end if;
end process WDTimer1;
    -- Watchdog-Timer2 --
WDTimer2: process(clk, reset, T2reset)
begin
    if reset='0' then T2<=to_unsigned(0,11);
    elsif rising_edge(clk) then T2next<=T2+to_unsigned(1,11);
        if T2reset='1' then T2<=to_unsigned(0,11);
        else T2<=T2next;
        end if;
    end if;
end process WDTimer2;
    --Automat--
Zfunc: process(Z,PWM,Q1,Q2,Q3,Q4,Q5,Q6,Start,T1,T2)
begin
    S1<='0'; S2<='1'; S3<='0'; S4<='0';
    Znext<=Z; T1reset<='1'; T2reset<='1';
case Z is
when Z0 => T1reset<='1'; T2reset<='1';
    S1<='0'; S2<='1'; S3<='0'; S4<='0';
    if PWM='1' then Znext<=Z1;
    end if;
when Z1 => T1reset<='0'; T2reset<='1';
    S1<='0'; S2<='1'; S3<='1'; S4<='0';
    if Q1='1' then Znext<=Z2;
    elsif T1>to_unsigned(75,7) then Znext<=ZF;
    end if;


```

```
when Z2 => T1reset <='1'; T2reset <='0';
    S1<='0'; S2<='0'; S3<='1'; S4<='0';
    if Q2='1' then Znext<=Z3;
    elsif T2>to_unsigned(75,11) then Znext<=ZF;
    end if;
when Z3 => T1reset <='0'; T2reset <='1';
    S1<='1'; S2<='0'; S3<='1'; S4<='0';
    if Q3='0' Znext<=Z4;
    elsif T1>to_unsigned(75,7) then Znext<=ZF;
    end if;
when Z4 => T1reset <='1'; T2reset <='0';
    S1<='1'; S2<='0'; S3<='0'; S4<='0';
    if PWM='0' then Znext<=Z5;
    elsif T2>to_unsigned(2000,11) then Znext<=ZF;
    end if;
when Z5 => T1reset <='0'; T2reset <='1';
    S1<='0'; S2<='0'; S3<='0'; S4<='0';
    if Q4='0' then Znext<=Z6;
    elsif T1>to_unsigned(75,7) then Znext<=ZF;
    end if;
when Z6 => T1reset <='1'; T2reset <='0';
    S1<='0'; S2<='0'; S3<='0'; S4<='1';
    if (Q5='0' or Q6='0') then Znext<=Z7;
    elsif T2>to_unsigned(75,11) then Znext<=ZF;
    end if;
when Z7 => T1reset <='0'; T2reset <='1';
    S1<='0'; S2<='0'; S3<='0'; S4<='0';
    if Q6='0' then Znext<=Z0;
    elsif T1>to_unsigned(75,7) then Znext<=ZF;
    end if;
when ZF => T1reset <='1'; T2reset <='1';
    S1<='0'; S2<='1'; S3<='0'; S4<='0';
    if Start='0' then Znext<=Z0;
    end if;
when others => T1reset <='1'; T2reset <='1';
    S1<='0'; S2<='1'; S3<='0'; S4<='0';
    Znext<=ZF;
end case;
end process Zfunc;
end Moore;
```

---


# C Schaltungen

## C.1 Leistungsteil






### C.3 Steuerung



# C SCHALTUNGEN



## Eidesstattliche Erklärung

Hiermit erkläre ich, dass die vorliegende Arbeit gemäß dem Code of Conduct – Regeln zur Sicherung guter wissenschaftlicher Praxis (in der aktuellen Fassung des jeweiligen Mitteilungsblattes der TU Wien), insbesondere ohne unzulässige Hilfe Dritter und ohne Benutzung anderer als der angegebenen Hilfsmittel, angefertigt wurde. Die aus anderen Quellen direkt oder indirekt übernommenen Daten und Konzepte sind unter Angabe der Quelle gekennzeichnet.

Die Arbeit wurde bisher weder im In- noch im Ausland in gleicher oder in ähnlicher Form in anderen Prüfungsverfahren vorgelegt.

Wien, 20. April 2017

Markus Kopinitz