



# Passivierung von n-Ge Nanostrukturen für neuartige Ge Nanotransistoren

# **MASTER THESIS**

#### Melisa Mustajbašić Alibegović Matrikelnummer e11733843

Institute of Solid-State Electronics, Technische Universität Wien

Supervisor:

Univ. Prof. Dipl.-Ing. Univ. Dr.-Ing. Walter Michael Weber Univ. Ass. Dr.techn. Daniele Nazzari Univ. Ass. Dipl.-Ing. Dr. techn. Masiar Sistani

#### **Statutory Declaration**

I declare that I have authored the present work independently according to the code of conduct, that I have not used other than the declared sources, and that I have explicitly marked all material quoted either literally or by content from the used sources. This work was not yet submitted to any examination procedure either in Austria or in any other country.

#### Erklärung zur Verfassung der Arbeit

Erklärung zur Verfassung der Arbeit Hiermit erkläre ich, dass die vorliegende Arbeit gemäß dem Code of Conduct – Regeln zur Sicherung guter wissenschaftlicher Praxis – ohne unzulässige Hilfe Dritter und ohne Benutzung anderer als der angegebenen Hilfsmittel, angefertigt wurde. Die aus anderen Quellen direkt oder indirekt übernommenen Daten und Konzepte sind unter Angabe der Quelle gekennzeichnet. Die Arbeit wurde bisher weder im In- noch im Ausland in gleicher oder in ähnlicher Form in anderen Prüfungsverfahren vorgelegt.

Vienna, Januar 2025

Melisa Mustajbašić Alibegović

The continuous optimization of high-k dielectrics is crucial for enhancing the performance of modern MOSFETs, particularly in reducing leakage currents and improving charge carrier mobility. The objective of this work was to investigate the electrical properties of various high-k materials and evaluate their suitability as gate dielectrics in Ge-based MOSFETs. This placed a particular focus on the interactions between the dielectrics and the substrate to evaluate the stability and efficiency of these materials for future applications.

In the first part of the study, hafnium dioxide (HfO<sub>2</sub>), zirconium dioxide (ZrO<sub>2</sub>), hafnium nitride (HfN), and aluminum nitride (AlN) were analyzed with respect to their frequency dependence, defect density, and interface quality. The results indicate that HfO<sub>2</sub> and ZrO<sub>2</sub> exhibit higher frequency dependence and a greater number of interface charge traps, leading to more unstable electrical characteristics. Conversely, AlN and HfN demonstrated more stable performance due to lower defect densities, with AlN showing the best interface quality.

In the second part of the work, Al<sub>2</sub>O<sub>3</sub> and AlN are compared as a potential gate dielectric for Ge nanowire based Schottky barrier field-effect transistors (SBFETs). The use of Al<sub>2</sub>O<sub>3</sub> exhibited stronger modulation of the Schottky barrier height and width as well as higher current injection across the junction. AlN, on the other hand, offered more stable electrical performance, lower leakage currents, and better charge carrier mobility, making it well-suited for applications requiring high reliability and consistency.

This positions AlN as a promising candidate for use in future high-performance MOSFET applications and provides a solid foundation for further research on material optimization and process development. These findings offer valuable insights for the targeted selection of high-k materials to optimize the efficiency and reliability of MOSFETs in future semiconductor technologies.

# **Kurzfassung**

Die kontinuierliche Verbesserung von High-k-Dielektrika ist von entscheidender Bedeutung für die Leistungsfähigkeit moderner MOSFETs, insbesondere im Hinblick auf die Reduktion von Leckströmen und die Verbesserung der Ladungsträgermobilität. Ziel dieser Arbeit war es, die elektrischen Eigenschaften verschiedener High-k-Materialien zu untersuchen und deren Eignung als Gate-Dielektrika in Ge-basierten MOSFETs auf Germanium-Substraten zu bewerten. Hierbei lag ein besonderer Fokus auf den Interaktionen zwischen den Dielektrika und dem Substrat, um die Stabilität und Effizienz dieser Materialien für künftige Anwendungen zu beurteilen.

Im ersten Teil der Arbeit wurden die Materialien Hafniumdioxid (HfO<sub>2</sub>), Zirkoniumdioxid (ZrO<sub>2</sub>), Hafniumnitrid (HfN) und Aluminiumnitrid (AlN) hinsichtlich ihrer Frequenzabhängigkeit, Defektdichte und Grenzflächenqualität analysiert. Die Ergebnisse zeigen, dass HfO<sub>2</sub> und ZrO<sub>2</sub> eine höhere Frequenzabhängigkeit und eine größere Anzahl von Grenzflächen Ladungsfallen aufweisen, was zu instabileren elektrischen Eigenschaften führt. AlN und HfN hingegen bieten eine stabilere Performance aufgrund geringerer Defektdichten, wobei AlN die beste Grenzflächenqualität aufweist.

Im zweiten Teil der Arbeit wurde Al<sub>2</sub>O<sub>3</sub> und AlN als potenzielles Gate-Dielektrikum für Ge Nanodraht Schottky-Barrieren Feld-Effekt Transistoren (SBFETs) verglichen. Die Anwendung von Al<sub>2</sub>O<sub>3</sub> zeigte eine höhere Leitfähigkeit und eine stärkere Modulation der Schottky-Barrierenhöhe und Weite, sowie eine sich daraus ergebene höhere Leitfähigkeit. AlN hingegen zeichnete sich durch eine stabilere elektrische Leistung, niedrigere Leckströme und eine bessere Ladungsträgermobilität aus, was es für Anwendungen mit hohen Anforderungen an Zuverlässigkeit und Konsistenz prädestiniert.

Dadurch hat sich AlN als vielversprechender Kandidat für den Einsatz in zukünftigen Hochleistungs-MOSFET-Anwendungen positioniert und bietet eine solide Grundlage für weitere Forschungsarbeiten zur Materialoptimierung und Prozessentwicklung. Diese Erkenntnisse bieten wertvolle Einsichten für die gezielte Auswahl von High-k-Materialien, um die Effizienz und Zuverlässigkeit von MOSFETs in zukünftigen Halbleitertechnologien zu optimieren. Univ. Prof. Dipl.-Ing. Univ. Dr.-Ing Walter Weber, ich möchte Ihnen von Herzen danken, dass Sie mir die Gelegenheit gegeben haben, Teil dieser großartigen Gruppe zu sein. Ihre Unterstützung und Ihr gleiches Vertrauen in jeden einzelnen Studenten haben mir sehr viel bedeutet.

Masiar Sistani, ich bin dir sehr dankbar, dass du mich in die Gruppe aufgenommen hast. Du hast mein Wissen und meine Perspektiven maßgeblich erweitert, und ich habe so viel von dir gelernt. Deine Geduld und dein Engagement sind inspirierend.

Daniele Nazzari, deine ständige Bereitschaft, mir zu helfen, hat mir unglaublich viel bedeutet. Egal, wie beschäftigt du warst, du hast immer Zeit gefunden. Deine Hilfe war ein großer Rückhalt für mich. Durch deine Unterstützung habe ich gelernt, wie wichtig es ist, anderen zu helfen und Wissen zu teilen.

Group Weber, ich möchte euch allen für die wunderbare Zeit danken, die ich mit euch verbringen durfte. Die Erlebnisse und Erinnerungen, die ich mit euch teilen durfte, werde ich für immer in meinem Herzen tragen. Eure Kameradschaft und Unterstützung waren einzigartig.

Fke Institut, ein herzliches Dankeschön an alle Mitarbeiter und Professoren. Ihr habt mir die Möglichkeit gegeben, mein Projekt und mein Studium auf eine Weise zu vertiefen, die ich mir nie hätte vorstellen können. Eure Förderung und euer Engagement haben dieses großartige Erlebnis ermöglicht.

Meinem Man Edvin, ich kann dir nicht genug danken für deine unermüdliche Unterstützung und dein bedingungsloses Verständnis, selbst in den stressigsten Zeiten. Deine Liebe und Geduld haben mir die Kraft gegeben, weiterzumachen. Mit dir an meiner Seite ist das Leben viel schöner, du mahlst mein Leben bunt. Ich liebe dich.

Meinen Eltern Sead und Hasiba und meine Schwester Dijana, ohne eure Unterstützung und euren Glauben an mich wäre ich nicht hier. Ihr habt mir immer zugehört, mich motiviert, nicht aufzugeben. Ihr seid meine Schutzengel, und ich liebe euch von ganzem Herzen.

Vielen Dank, meine liebe Oma Saha, dass du mich in all deinen Gebeten immer miteingeschlossen hast. Du bist und bleibst für mich ein unglaublicher Mensch.

Danke an meine wahren Freunde, ihr wart stets an meiner Seite und habt mich durch Höhen und Tiefen begleitet. Eure Freundschaft und euer Beistand bedeuten mir viel.

Und schließlich ein großes Dankeschön an das Klimt Team, für euer Verständnis und den Respekt, den ihr meinem Studium entgegengebracht habt. Eure Rücksichtnahme hat mir sehr geholfen, meine Ziele zu erreichen.



Für meine Eltern ♡

#### Inhaltsverzeichnis

1.	EINFÜHRUNG	1
2.	THEORETISCHE GRUNDLAGEN	4
	2.1. Germanium	4
	2.2. "High-k" Dielektrika	9
	2.3. Metall-Halbleiter Heterestrukturen	11
	2.4. Oxid-Halbleiter Grenzfläche	14
	2.5. Schottky Barriere	15
	2.6. METALL-OXIDE-SEMICONDUCTOR (MOS)	17
	2.7. Feldeffekttransistoren (FET)	19
	2.8. NANODRÄHTE	21
	2.9. VLS WACHSTUM VON GE-NANODRÄHTEN	21
3.	EXPERIMENTELLE DURCHFÜHRUNG	23
	3.1. UHV ANNEALING UND UHV SPUTTERN	23
	3.2. Atomlagenabscheidung (ALD)	25
	3.3. RAPID THERMAL ANNEALING (RTA)	
	3.4. LASERLITOGRAPHIE UND ELEKTRONENSTRAHLVERDAMPFER (E-BEAM EVAPORATION)	
	3.5. Herstellung des Nanodraht-Transistors	29
	3.6. Elektrische Charakterizierung	
	3.6.1. C-V Messungen	
	3.6.2. G-V Messungen	
	$3.6.3.$ $G - \omega vs. \omega$	
	3.6.4. Bestimmung der Dichte der Grenzflächenzustände D <sub>it</sub>	
	3.6.5. Transferkennlinie	
	5.0.0. Ausgangskennine	
4.	ERGEBNISSE UND DISKUSSIONEN	41
	4.1. C-V Messungen (MOS-BAUTEILE)	
	4.2. G-V Messungen (MOS BAUTEILE)	
	4.2.1. Postannelaing Einfluss (AlN Beispiel)	
	4.3. $G/\Omega VS. \Omega (MOS BAUTEILE)$	
	4.3.1. Einfluss der Kontaktpadgröße (Vergleich $HfO_2$ und $AIN$ )	
	4.4. $D_{\text{IT}}$ (MOS BAUTEILE)	
	4.5. IRANSFERKENNLINIEN FUR GE-ALN-NW UND GE-AL <sub>2</sub> O <sub>3</sub> -NW (MOSFET)	
	4.0. AUSGANGSKENNLINIEN FUR GE-ALN-NW UND GE-AL <sub>2</sub> O <sub>3</sub> -NW (MOSFET)	
	4. /. EFFECTIVE SCHOTTKY BARRIER HEIGHT VS. GATE VOLTAGE	58
5.	ZUSAMMENFASSUNG	60
6.	LITERATURVERZEICHNIS	62



# **KAPITEL 1**

## 1. Einführung

In den vergangenen Jahrzehnten verzeichnete die Elektronikindustrie ein bemerkenswertes Wachstum. Das Wachstum und die Herstellung von Halbleitermaterialien haben zu diesem Erfolg beigetreten. Ein bedeutender Erfolg in der CMOS-Technologie war die Reduzierung des Energieverbrauchs und Erhöhung der Schaltgeschwindigkeit pro Funktionseinheit durch Verkleinerung. In den letzten Jahren hat sich die Forschung diversifiziert und neue Technologien, Architekturen und Materialien hervorgebracht. Reines Silizium wird schrittweise durch Silizium-Germanium (SiGe), Germanium (Ge) und III-V Materialien ersetzt, da diese eine höhere Mobilität aufweisen. [1] Dies hat ein erhebliches Forschungsinteresse geweckt, Materie auf Nanometerebene zu manipulieren, um Materialeigenschaften zu verbessern. Aufgrund der relativ hohen effektiven Massen, die die Anwendung von Tunneleffekte von Ladungsträgern und quantenballistischem Transport in Bauelementen der Gruppe IV auf sehr kleine Strukturen oder sehr niedrige Temperaturen beschränken, wurden III-V-Halbleiter intensiv untersucht. [2]

Forschungen haben gezeigt, dass das quantenmechanische Tunneln durch die immer dünner werdende SiO<sub>2</sub>-Gate-Dielektrik zu einem exponentiellen Anstieg des statischen Stromverbrauchs von Transistoren geführt hat. Gleichzeitig führten diese Erkenntnisse zu intensiven Bemühungen, ein Material mit einer höheren Dielektrizitätskonstante (K) als SiO<sub>2</sub> zu finden, um bei gleichbleibender Feldstärke die physikalische Dicke zu erhöhen und debei den Leckstrom durch das Gate zu reduzieren. [3] Um weitere Kurzkanaleffekte zu reduzieren wurde beträchtlicher Aufwand in die Herstellung von niederdimensionalen Nanostrukturen investiert, wie z. B. einwandigen Kohlenstoffnanoröhren (SWCNTs) und aus Vapor-Liquid-Solid (VLS) gewachsenen Nanodrähten (NWs). [2], [4] SWCNT-Basis hat sich als vielversprechende Plattform für die Untersuchung neuartiger Transportphänomene erwiesen, jedoch treten Probleme hinsichtlich der Reinheit, Gleichmäßigkeit und der Herstellung zuverlässiger Kontakte die Hauptfaktoren auf, die die Integration auf Wafer-Skala behindern. [2] Im Gegensatz dazu ist bei NWs keine Unterscheidung zwischen metallischen oder halbleitenden Materialien erforderlich, da deren Eigenschaften durch das verwendete Material bestimmt werden. Einer der bedeutendsten Vorteile von NWs ist die Möglichkeit, ihre Morphologie, Geometrie, Zusammensetzung, Kristallorientierung und Größe durch Anpassung der Wachstumsbedingungen zu optimieren. Darüber hinaus stehen eine Vielzahl von Halbleitermaterialien für das Wachstum von NWs zur Verfügung. [5][2]

Als Halbleiter werden feste Materialien bezeichnet, die aufgrund ihres Aufbaus, ihrer Gitterstruktur und in Abhängigkeit mit Temperatur eine mehr oder weniger große Zahl von beweglichen Elektronen bzw. Löcher (fehlende Elektronen) aufweisen. [6] Materialien, die keine beweglichen Ladungsträger aufweisen und damit höhere spezifische Widerstände haben, werden als Isolatoren bezeichnet [6], während Materialien, deren Leitfähigkeit auch bei tiefsten Temperaturen erhalten bleibt und normalerweise niedrige spezifische Widerstände zeigen, Leiter sind. [6]



Abbildung 1.1. Schematische Darstellung des elektrischen Widerstandes für die drei Materialkategorie

Elektrischer Widerstand (R) ist ein Widerstand gegen einen elektrischen Stromfluss durch ein Material. Er ist proportional zu seiner Länge (l) und umgekehrt proportional zu seiner Querschnittsfläche (A). [7] Jedes Material hat auch eine intrinsische Eigenschaft, die Resistivität ( $\rho$ ), die angibt, wie gut ein bestimmtes Material den elektrischen Strom leitet. Je höher die Resistivität desto schlechter leitet es den elektrischen Strom. [7]

$$\boldsymbol{R} = \boldsymbol{\rho} * \left(\frac{1}{A}\right) \quad (1.1.)$$

Die Fähigkeit fast hochreine Halbleitermaterialien herzustellen, Dotierungsprofil und Typ steuern zu können und neue Materialkombinationen zu entwickeln, öffnete neue Türen zu höheren Leistungen. Einer der Hauptziele in der Elektronik ist die extreme Miniaturisierung von elektronischen Bauelementen. Nanotechnologie ist ein Gebiet, bei dem es um Kontrolle von Materie auf der Größenskala von Nanometern geht. [8] Die Idee ist, die Größe von Transistoren, Widerständen und Kondensatoren auf die Nanometer-Skala zu reduzieren. Dies ermöglicht, mehr Schaltungen auf einem einzigen Chip unterzubringen, was die Leistung und Effizienz elektronischen Bauelementen verbessert. von Durch die Miniaturisierung können Bauelemente schneller schalten und höhere Frequenzen erreichen. Dies führt zu leistungsstärkeren und schnelleren elektronischen Bauelementen, was insbesondere in Bereichen wie Computern, Kommunikationstechnologie und Signalverarbeitung von großem Nutzen ist. [9] Erwähnungswert sind auch die sinkenden Kosten, kleinere Transistoren erfordern weniger Leistung, um zwischen den Zuständen "Ein" und "Aus" zu wechseln. [10] Genau das hat der bekannter Wissenschaftler Gordon Moore in seine Arbeit in Jahr 1965 vorausgesagt. [11] Moores Gesetz sagt aus, dass sich die Anzahl der Transistoren pro Chip etwa alle 18 bis 24 Monate verdoppelt. [12]

Der erste experimentelle Transistor [13] wurde von drei Physiker W.Shockley, J.Bardeen und W.Brattain im Jahr 1948 entwickelt und das hatte einen großen Einfluss auf die Elektronikindustrie.

Die beobachteten, dass eine Änderung der Flussspannung an der ersten Diode<sup>1</sup> eine Änderung des Sperrstroms der zweiten Diode zur Folge hatte. Sie nannten diesen Effekt "Transistoreffekt", abgeleitet von "transit" (Übergang) und "resis tor" (Widerstand). [6]

<sup>&</sup>lt;sup>1</sup> Diode-lässt den elektrischen Strom in einer Richtung passieren und in anderen sperren

Shockley kam zur Idee, die Übergänge nicht durch Kontakte herzustellen, sondern diese in Kristall zu zerlegen durch "Verunreinigung" von IV-wertigen Germanium Kristall durch Dotierung<sup>2</sup> mit III-wertigen Indium. Somit wurde die Leitfähigkeit, sowie Kristalleigenschaften (Bandstruktur) verändert und diese Bauweise nennt man Legierungstransistor PNP Germanium-Transistor. [6] Seine Nachteile sind dagegen, dass es bei 80°C zerfällt und dass er über ein instabiles natürliches Oxid verfügt. Silizium verträgt auch Temperaturen bis 150°C und verfügt über ein stabiles Oxid, was einer der Gründe wurde, dass Germanium schnell von Silicium überholt wurde. [14][15] Um diese Nachteile zu überwinden und um die Betriebsgeschwindigkeit der Schaltungen zu erhöhen und gleichzeitig den Stromverbrauch zu senken, ist wichtig, wie oben erwähnt, die Transistoren zu verkleinern. Dabei stoßt man auf grundlegenden Skalierungsgrenzen, wie erhöhte Leckstromdichte, die die Leistungsfähigkeit elektronischer Bauelemente einschränken. [16] Germanium findet man heutzutage als SiGe Legierung in diversen Bauelementen, z.B Heterobipolartransistoren, Photodetektoren, wie auch in p-Kanal Mosfets

In dieser Arbeit wird n-dotiertes Germanium als Schlüsselmaterial verwendet, da mit einer hohen und nahezu symmetrischen Elektronen- und Lochmobilität, Germanium eines der relevantesten Halbleiter für zukünftige nanoelektronische Schaltungen ist. Trotzdem ist das Problem mit Grenzfläche zu Oxiden sowie der Einfluss der Ge/GeOx- und Ge/High-k-Grenzfläche, immer noch ein schwerwiegender limitierender Faktor für Anwendungen von Gebasierten nanoskaligen Bauelementen. [17] Dies führt zu einer höheren Dichte der Elektronen, Defekte durch unabgäsetigte Bindungen. Daher ist es eine wichtige Aufgabe, die Ge-Oberfläche richtig zu reinigen und eine Grenzfläche Oxid/Nitrid zwischen der Ge-Oberfläche und einem dielektrischen Material, mit einem niedrigen Grenzflächendefekt Dichte, zu finden.

<sup>&</sup>lt;sup>2</sup> Dotierung-einbringen von Fremdatomen in eine Schicht oder in das Grundmaterial eines integrierten Schaltkreises

# **KAPITEL 2**

## 2. Theoretische Grundlagen

diesem Kapitel werden die besonderen Eigenschaften von Germanium, dem In Halbleitermaterial, das wir als Basissubstrat ausgewählt haben, detailliert dargestellt. Darüber hinaus werden die Unterschiede zu anderen Halbleitermaterialien, insbesondere Silizium, diskutiert, um zu verdeutlichen, warum Germanium bevorzugt wird und als Hauptmaterial für unsere angestrebte MosCap (Metall-Oxid-Semiconductore capacitor) Anwendung dient. Der Schwerpunkt liegt auf den wichtigsten Passivierungsmethoden zur Oberflächenbehandlung, um die Oxideinschlüsse, die bei Germanium auftreten, zu beseitigen und ein erfolgreiches Bauteil zu entwickeln. Im Anschluss wird auch die hervorragende Eignung von Germanium für nanoelektronische Anwendung angesprochen. Ziel dieser Arbeit ist die Herstellung von Metall-Oxid-Halbleiter-Kondensatoren (MOSCAPs), diese Struktur ist in wesentlichen ein elektronisches Bauelement und spielt eine bedeutende Rolle in der Halbleitertechnologie. Die Hauptkomponenten eines MOSCAP sind das Halbleitersubstrat, auf dem die gesamte Struktur aufgebaut ist, die Top Gate Elektrode aus einem leitfähigen metallischen Werkstoff und eine dazwischenliegende isolierende Oxid-oder Nitridschicht. Wirtschaftlich wird meist Metall für die zweite Elektrode (Top Gate) verwendet, wobei Materiallien wie Platin und Titan aufgrund ihrer guten Verbindungseigenschaften und Haftung zwischen den vershiedenen Schichten im MOS-Kondensator bevorzugt werden. Aufgrunddesen haben wir 1:1 Platin und Titanium auf unser Germanium -Oxid Probe aufgedampft. Titanium haftet sehr gut an Germanium, was sehr wichtig ist, weil eine gute Adhäsion unerwünschte Schichtenbildung oder Delamination verhindern kann.

## 2.1. Germanium

Meendelejew war "nahezu", um Germanium zu entdecken, da er einige Eigenschaften dieses Elements vorhergesagt hatte. Er nannte es jedoch Ekasilicon, weil er auf eine Lücke unterhalb des Siliciums stieß. [18] Das Element Germanium, das sich in der IV-Spalte des Periodensystems befindet, wurde aber von Winkler im Jahr 1886 entdeckt [19] als er das neu entdeckte Mineral Argyrodit analysierte. Nach Aufschlüsselung aller Bestandteilen, Großteil waren Silber und Schwefel, blieb ein Fehlbetrag von rund 7 % und daraus isolierte er das reine Halbmetall und nannte es Germanium (lat. Germania = Germanien, Deutschland). [20] In den späten Vierzigern Jahren wurde Germanium das Material der Wahl, da es die beste Kristallqualität aufwies und mehr als ein Jahrzehnt lang war Germanium die Arbeitsbasis für die Entwicklung von Bipolartransistoren, während die Fortschritte bei Feldeffektgeräten aufgrund ungünstiger Oberflächeneigenschaften von Ge, wie die geringe Qualität des GeO, nicht sehr erfolgreich waren. [21] Es wurden damals ganz viele Untersuchungen der Bauelemente Materialphysik Germanium und durchgeführt. an Eines der bekanntesten Beispiele ist die McWhorter Theorie für 1/f-Rauschen, das besagt, dass die Schwankungen im Ladungstransport durch ein Gerät mit dem Tunneln in dem sogenannten langsamen Oxid fallen. [22]

Germanium befindet sich in der 14. Gruppe mit einer Atommasse von 72,64. Er verfügt über vier Elektronen in seiner Valenzschale und kristallisiert bei Raumtemperatur genau wie Silizium in der Diamantstruktur (krz- kubisch raumzentriert, im Raumgitter einer kubisch raumzentrierten Elementarzelle befinden sich 9 Atome, 8 Eckatome und 1 Atom in der Würfelmitte, mit einer Gitterkonstante von 5,66 Å. [23] Jedes Ge-Atom ist von vier anderen Atomen umgeben, die an den Ecken eines Tetraeders positioniert und durch kovalente Bindungen verbunden sind. [24] In Diamantkristall befinden sich die Atome in einem sp3-Hybridisierten Zustand und alle verfügbaren Valenzelektronen können mit den Nachbarn geteilt werden, sodass nur die Bindungsorbitale besetzt wird. Dadurch erzeugen wir ein komplett aufgefülltes Valenzband und ein Leitungsband, die durch eine Energielücke getrennt sind. [25]

Germanium ist ein indirekter Halbleiter, womit eigentlich die Art der Rekombination gemeint ist, der Übergang von Elektronen aus dem Leitungsband in das Valenzband. Bei indirekten Bandübergang Mitwirkung eines ist die Phonons erforderlich. [26] Bandlücke von Ge beträgt Eg = 0,66 eV wie in Abbildung 2.1.1. dargestellt, und ist somit 0,46 eV kleiner als die von Si [9], was zu sehen ist in Abbildung 2.1.2.. Die erleichterte Übertragung von Elektronen von Valenzband in das Leitungsband ist genau der geringen Bandlücke zur verdanken. Germanium hat einen Schmelzpunkt von 938,25°C und einen Siedepunkt von 2833°C. Die Elektronen- und Lochmobilität in Germanium sind wichtige physikalische Eigenschaften dieses Halbleitermaterials. Mobilität bezieht sich auf die Fähigkeit von Elektronen und Löchern, sich in einem Material zu bewegen, wenn sie von einem äußeren elektrischen Feld beeinflusst werden. Diese Mobilität ist ein entscheidender Parameter für die Leistung von Halbleiterbauelementen wie Transistoren und Dioden. Germanium weist mit 1800 cm<sup>2</sup>/Vs die höchste Löchermobilität aller Halbleiter und in Vergleich zu Silizium hat er bei Elektronen den doppelten und bei Löchern den vierfachen Wert von Silizium erreicht, wie sich aus Tabelle 2.1.1 sehen lässt. [27]

	Elektronen	Löcher
Silizium	1350 cm <sup>2</sup> /V s	480cm <sup>2</sup> /V s
Germanium	3600 cm <sup>2</sup> /V s	1800cm <sup>2</sup> /V s

Tabelle 2.1.1: Ladungsträgermobilität von Silizium und Germanium bei 300 K [27][28]

Germanium verfügt über leichte effektive Massen an Elektronen und Löchern, die zu einer deutlich höheren Ladungstragemobilität führen. [29] Die Löchermobilität ist die höchste in Vergleich mit allen bekannten Halbleitermaterialien und aus diesem Grund ist Germanium ein vielversprechendes Material für die Hochleistung-CMOS-Technologie, das bei sehr niedrigen Spannungen von etwa 0.5 V betrieben werden kann. [30]

Trotz der hohen Ladungsmobilität von Ge wird Si sehr häufiger in der Produktion eingesetzt. Grund dafür ist, dass sich Si-Oxid wie ein guter Isolator auch bei hoher Temperatur und Umgebungsdruck gezeigt hat. Im Gegensatz dazu bildet Germanium ein Oxid, das instabil, je nach Stöhiometrie sogar wasserlöslich und leicht in mehrere Ge-O-Suboxide zerfällt und somit die Morphologie und die elektrische Qualität der Grenzfläche stark beeinflusst. Die Zusammensetzung und die Qualität der Oxidschicht ist stark abhängig von der Temperatur sowie dem Druck. [31] Der bevorzugte Oxidation Zustand wäre GeO<sub>2</sub>, mit dem wir die Dichte der Fallenzustände an der Grenzfläche verringern könnten, leider reagiert GeO<sub>2</sub> bei höheren Temperaturen (> 400°C) mit der Grenzfläche und zerfällt zur GeO, was wieder zur einer Zunahme der Fallenzustände führt. [31]

Aufgrund der höheren Qualität der GeO<sub>2</sub>/Ge-Grenzfläche ist also die Bildung von GeO<sub>2</sub> bevorzugt, um Oberflächeneinschlüsse zu reduzieren, obwohl keiner dieser Oxide stabil bleibt. [31] Mit der Einführung von High-k-Dielektrika als Gate Oxide, wurde Germanium wieder einer der potenziellen Halbleitermaterialien für die zukünftigen Hochleistungsbauelemente. [32]



Abbildung 2.1.1. : Bandstruktur von Ge bei 300 K. Die indirekte Bandlücke mit E = 0,66 eV befindet sich bei k = 111 (L-Punkt). Die direkte Bandlücke E = 0,80 eV liegt am Γ-Punkt (k = 0) und ist nur 0,14 eV höher als die indirekte Bandlücke. (Ioffe Institute, Band structure and carrier concentration of Germanium.) Abbildung aus Ref. [28] und Kristallstruktur von Germanium-krz Diamantstruktur (fcc) (von: Brian0918 http://www.msm.cam.ac.uk/phase-trans/2003/MP1.crystals/MP1.crystals.html ; English Wikipedia)



Abbildung 2.1.2. Vergleich der Banstrukturen einiger Halbleiter Materialien, Abbildung aus Ref [33]

Die Zugfestigkeit von Ge ist wesentlich geringer als die von Si, da die Dichte und damit auch die Probendicke von Germanium doppelt so hoch ist wie die von Si. Der E-Modul ist ein Maß für den Wiederstand eines Festkörpers gegen Verformung, wenn mechanische Kräfte auf ihn wirken. [34] Aufgrund der hohen Dichte von Germanium in Vergleich zur Si, führt es zu höheren Krümungswerten für Germanium. Die Härte von Germanium ist sehr gering und daher auch sehr leicht durch Partikel in der Anwendung zu zerkratzen. Studien der mechanischen Eigenschaften von Versetzungen in Germanium und ihres Zusammenhangs mit der Materialfestigkeit und den plastischen Fluss, zeigen eine viel höhere Versetzungsmobilität in Germanium als in Silizium. [21][35]

In Tabelle 2.1.2 sind die physikalischen und elektrischen Eigenschaften verschiedener Halbleitermaterialien zusammengefasst und einander gegenübergestellt, um ihre Eignung für unterschiedliche Anwendungen und Einsatzbedingungen zu veranschaulichen.

Eigenschaften	GaAs	Ge	Si
Kristallstruktur	Zinkblende	Diamant	Diamant
Dichte	5.32 g cm <sup>-3</sup>	5.323 g cm <sup>-3</sup>	2.239 g cm <sup>-3</sup>
Dielektrizitätskonstante	12.9	16.2	11.7
Energieband	1.12 eV	0.661 eV	1.43 eV
Elektronenaffinität	4.07 eV	4.0 eV	4.05 eV
Härte nach Mohs-	4-5	6	7
Skala			
Schmelzpunkt Tm	1240°C	937 °С	1412°C
[100] Elastizitätsmodul	$8.59 \cdot 10^{11} \text{dyn/cm}^2$	$10.3 \cdot 10^{11} \text{ dyn cm}^{-2}$	$13.0 \cdot 10^{11} \text{ dyn/cm}^2$
Schubmodul	$3.285 \cdot 10^{11} dyn/cm^2$	$4.1 \cdot 10^{11} \text{ dyn cm}^{-2}$	$5.2 \cdot 10^{11} \text{ dyn/cm}^2$
[100] Poissonzahl	0.31	0.26	0.28
Diffusionskoeffizient	$\leq 10 \text{ cm}2/\text{s}$	$\leq 50 \text{ cm}^2 \text{ s}^{-1}$	$\leq 12 \text{ cm}^2/\text{s}$
Löcher			
Diffusionskoeffizient	$\leq 200 \text{ cm}^2/\text{s}$	$\leq 100 \text{ cm}^2 \text{ s}^{-1}$	$\leq$ 36 cm <sup>2</sup> /s
Elektronen			

*Tabelle 2.1.2 Materialeigenschaften sowie einige mechanische und thermische Eigenschaften von Germanium und Silizium auf 300 K. [28]* 

Wie bereits in der Einführung erwähnt, wurde der erste Transistor aus Germanium gefertigt (siehe Abbildung 2.1.3), dss sich durch eine hohe elektrische Leitfähigkeit auszeichnet und somit besonders für Anwendungen bei hohen Frequenzen geeignet ist.



Abbildung 2.1.3. Erster Transistor aus Germanium, Abbildung aus Ref. [36]

## 2.2. "High-k" Dielektrika

In einem Metall-Oxid-Halbleiter-Kondensator (MOSCAP) fungieren der Halbleiter und das Metall als die beiden leitenden Platten des Kondensators, während das Oxid oder Nitrid als Dielektrikum dient. Diese dielektrische Schicht ist entscheidend, da sie die elektrischen Ladungen voneinander trennt und isoliert. Das Dielektrikum muss ein nicht leitfähiges Material, also ein Isolator sein, das den Durchfluss von elektrischem Strom effektiv verhindert. In der Regel wird ein "lineares" Dielektrikum verwendet, um die Kapazität des Bauelements bei höher werdender Spannung linear zu erhöhen und elektrische Ladungen zu speichern. Die Dielektrizitätskonstante des verwendeten Oxids oder Nitrids beeinflusst direkt die Kapazität des MOSCAPs, da sie bestimmt, wie stark das Dielektrikum das elektrische Feld zwischen den Platten beeinflusst. [37] Je höher die Dielektrizitätskonstante, desto größer ist die Kapazität des Kondensators, was bedeutet, dass mehr Ladung gespeichert werden kann. [37] Die Funktion dieser Struktur besteht darin, elektrische Ladungen effizient zu speichern und bei Bedarf abzugeben. In der Halbleitertechnologie werden sogenannte High-k-Dielektrika verwendet, (wobei "k" der englische Begriff für relative Dielektrizitätskonstante  $\varepsilon_r$  ist) um die Kapazität weiter zu steigern. Ein High-k-Dielektrikum ist ein Material mit einer höheren relativen Dielektrizitätskonstante als Siliziumdioxid ( $\varepsilon_r = 3,9$ ) oder Siliziumoxinitride ( $\varepsilon_r < 6$ ). [38]

Im Rahmen dieses Projekts wurden High-k-Filme auf einem Germanium-Substrat abgeschieden, um den Mobilitätsverlust, der bei Silizium-basierten Systemen auftreten kann, auszugleichen. Germanium hat im Vergleich zu Silizium eine höhere Ladungsträgermobilität, was zu einer besseren Leistung der MOS-Bauelemente führt. [39] Die richtige Auswahl des Dielektrikum-Materials ist von entscheidender Bedeutung. Aus diesem Grund wurden in dieser Arbeit verschiedene High-k-Materialien untersucht, darunter auch HfO<sub>2</sub> (siehe Tabelle 2.2.1). Es ist bekannt, dass MOS-Transistoren mit einem Si-Substrat und HfO2 als Gate-Dielektrikum unter einer inhärenten Beweglichkeitsverschlechterung leiden. bedingt durch Wechselwirkungen der Inversionsschichtladung mit Grenzflächendefekten und fester Oxidladung sowie durch die Fernwirkung von Phononen in HfO<sub>2</sub>. [39]

Um diese Nachteile zu minimieren, wurde das Si-Substrat durch ein Ge-Substrat ersetzt, das eine höhere Elektronen- und Löcher-Mobilität aufweist. [39] Ein weiterer Vorteil von High-k-Materialien ist die Reduzierung des Leckstroms, einem unerwünschten elektrischen Strom, der die Leistung von Bauelementen negativ beeinflusst, indem er zu einem höheren Energieverbrauch und einer stärkeren Erwärmung führt, was letztlich die Lebensdauer eines Bauteils verringern kann. [37], [38] Die technologische Entwicklung hat inzwischen einen Punkt erreicht, an dem SiO<sub>2</sub> durch alternative Materialsysteme wie High-k-Filme ersetzt werden muss, um den steigenden Anforderungen an die Miniaturisierung und Leistungsfähigkeit gerecht zu werden.[40]

Damit ein hochdielektrisches Material für die Integrierung an Germanium für Aufbau des MOSCap Bauteiles ausgewählt wird müssen viele Kriterien erfüllt sein. Wichtigste sind [41]:

- Hoher k-Wert: Der k-Wert des Oxids muss hoch genug sein, um eine langfristige Skalierbarkeit zu ermöglichen. Idealerweise sollte der k-Wert über 10 liegen, vorzugsweise bei 25-30, bei gleichzeitig ausreichendem Bandabstand.
- Thermodynamische Stabilität: Das Dielektrikum darf nicht mit dem Halbleitermaterial reagieren, um die Integrität der Schicht zu gewährleisten.

- Kinetische Stabilität (Temperaturstabilität bis 1000°C): Das Dielektrikum muss den bestehenden Prozessbedingungen standhalten können, ohne zu degradieren.
- **Reinheit des Oxids**: Es sollten keine elektrisch aktiven Defekte vorhanden sein, um eine optimale Performance zu gewährleisten.
- Isolator-Funktion: Das Material muss als effektiver Isolator wirken, was erfordert, dass die Potenzialbarrieren an jedem Band über 1 eV liegen.
- Hohe Grenzschichtqualität: Das Dielektrikum muss eine gute elektrische Schnittstelle mit dem Halbleiter bilden und eine hohe Qualität der Grenzfläche sicherstellen.

Die elektrische Leitfähigkeit der dielektrischen High-k-Filme sowie der Grenzfläche zwischen High-k und Substrat hängt maßgeblich vom Abscheidungsprozess ab. Dabei spielen die genaue Auswahl der Abscheidungsparameter, die Oberflächenbehandlung vor der Abscheidung und die anschließenden Glühtemperaturen eine entscheidende Rolle. [39] In Tabelle 2.2.1 sind die wichtigsten High-k-Materialien mit ihren spezifischen Dielektrizitätskonstanten (k-Werten) sowie ihren Bandlücken (Eg-Werten) aufgeführt, um einen umfassenden Überblick über deren Eigenschaften zu geben.

High-k Material	k	Eg[eV]		
ZrO <sub>2</sub>	25	7.8		
HfO <sub>2</sub>	25	5.7		
$Al_2O_3$	9	8.7		
HfN	30 [42]	~ 1.46 HfN <sub>2</sub> [43]		
AIN	9.14	6.2		
SiO <sub>2</sub>	3.9	8.9		
GeO <sub>2</sub>	5.2	5.7		

Tabelle 2.2.1 [40] Liste mit wichtigen High-k Materialien // Quelle: https://www.ioffe.ru



Abbildung 2.2.1.aus Ref. [44] Darstellung der Bandlücke und Dielektrizitätskonstanten für einige Oxide

### 2.3. Metall-Halbleiter Heterestrukturen

Für die Realisierung elektronischer Bauelemente ist es von großer Bedeutung zuverlässige Kontakte herzustellen, die idealweiße keine Grenzflächendefekte aufweisen und den Kontaktwiederstand reduzieren. Unbehandelte Metall-Halbleiter Kontakte zeigen große Schottky-Barrieren, die berücksichtigt werden müssen, da die Barrieren Höhe einen starken Einfluss auf die elektrischen Eigenschaften der Heterostruktur aufweist. [45]

Silizide und Germanide spielen eine zentrale Rolle in der Entwicklung von Metall-Halbleiter-Heterostrukturen. Diese Verbindungen werden aufgrund ihrer hervorragenden elektrischen Eigenschaften und ihrer Fähigkeit, stabile, gut definierte Schichten zu bilden, intensiv erforscht. Silizide, wie Nickel- und Kobaltsilizid, sind besonders wichtig in der CMOS-Technologie, da sie eine geringe Schottky-Barriere und exzellente Leitfähigkeit bieten. [46] Silizide, die intermetallischen Phasen, die oft durch eine Festkörperreaktion zwischen Silizium und einer Metallschicht gebildet werden, finden in der Silizium-basierten Technologie breite Anwendung als Kontaktmaterialien. Ihre Beliebtheit verdanken sie ihrer Eignung für den selbstjustierenden Silizid- (Salicide-Prozess). Dabei wird besonders NiSi als Kontakt verwendet, da es eine geringe elektrische Resistivität, gute thermische Stabilität und die Fähigkeit besitzt, auch in sehr kleinen Dimensionen gebildet zu werden. [47]

Germanium-Nanodrähte sind besonders interessant, da Germanium im Vergleich zu Silizium eine höhere Ladungsträgermobilität aufweist. [48] Dies erfordert aber die Integration von Germaniumoxiden mit höherer Dielektrizitätskonstante in das Gerätedesign. [49]

Darüber hinaus hat Germanium einen größeren Bohr-Radius für Exzitonen als Silizium, wodurch das Quantenconfinement auch in Nanodrähten mit größerem Durchmesser besser beobachtet werden kann. Allerdings könnten die elektrischen Kontakte die Leistung von Halbleiter-Nanodraht-Bauelementen beeinträchtigen, da die Schottky-Barriere an der Metall-Halbleiter-Grenzfläche eine Herausforderung darstellt. [47]

Nickelgermanid-Kontakte werden voraussichtlich eine wichtige Rolle in der auf Germanium basierenden Elektronik spielen, ähnlich wie ihre Nickel-Silizid-Gegenstücke in Siliziumbasierten Bauelementen. [47], [50] Diese Prozesse erfordern jedoch ein hohes thermisches Budget, was das Germaniumsubstrat und die Germanium/Dielektrikum-Schnittstellen in der MOSFET-Herstellung beeinträchtigen kann. [50] Die Kurzschlussprobleme bei NiGe/Ge-Bauelementen sind in erster Linie auf die thermisch getriebene Diffusion von Nickel (Ni) in das Germanium (Ge)-Substrat zurückzuführen. Bei der Herstellung von Bauelementen mit Nickelgermanid (NiGe) als Kontaktmaterial wird das Nickel auf das Germanium aufgebracht und bei hohen Temperaturen erhitzt, um die Reaktion zwischen Nickel und Germanium zu initiieren, wodurch eine dünne NiGe-Schicht entsteht. [51] Allerdings treten bei höheren Temperaturen thermisch bedingte Diffusionsprozesse auf, bei denen Nickel-Atome in das Germanium eindringen. Dadurch können sich Bereiche im Bauelement bilden, in denen es lokal zu Kurzschlüssen kommt (Spiking), die die Funktion des Bauelements erheblich beeinträchtigen können. Sie können dazu führen, dass das Bauelement nicht mehr als Transistor arbeitet, sondern dauerhaft im leitenden Zustand verbleibt. [51] Zur Lösung dieses Problems wird oft versucht, die Temperatur während des Herstellungsprozesses zu senken, um die Nickel-Diffusion zu minimieren. Es wird ein Verfahren mit niedrigerer Temperatur, basierend auf einer schnellen thermischen Behandlung (Rapid Thermal Annealing, RTA), für Nickelgermanid-Kontakte vorgeschlagen. [50]

Aluminium (Al) zeigte bemerkenswerte Ergebnisse ohne die Bildung von intermetallischen Phasen, wodurch Al-Atome, Ge-Atome ersetzen und somit eine Metall-Halbleiter-Heterostruktur mit einer bis hin zu atomar scharfen Grenzfläche schaffen kann. Dies wird durch den hohen Diffusionskoeffizienten von Ge in Al ermöglicht, im Vergleich zur Diffusion von Al in Ge. Dadurch kommt es zu einer Austauschreaktion, bei der Ge ausdiffundiert und Al den Platz einnimmt. [52] Zudem weist Al gute elektrische und mechanische Eigenschaften auf und keine hohe Variabilität, was auf einen zuverlässigen und ausgefeilten Diffusionsprozess hinweist. [53] Al ist ein Metall, das in der 3. Gruppe des Periodensystems der Elemente zu finden ist. Es hat die Ordnungszahl 13 und eine relative Atommasse von 26,98. Die Schmelzund Siedepunkte liegen bei 933 K bzw. 2790 K. Al kristallisiert in einer kubischflächenzentrierten Struktur mit einer Gitterkonstante von a = 0,405 nm. Aluminium kommt in der Natur nur in Verbindungen wie Feldspat, Granit und Bauxit vor und wird hauptsächlich aus dem Erz Bauxit durch eine äußerst energieintensive Elektrolyse gewonnen, wobei Al von ungefähr 99,99 % Reinheit erreicht wird. [54] In Bezug auf die Klassifikation ist Al ein dreiwertiges und Ge ein vierwertiges Element. Es gibt keine stabile stöchiometrische Verbindung von Al und Ge. Das binäre Phasendiagramm das Al-Ge Materialsystem, das in Abbildung 2.3.1 dargestellt ist, zeigt die Schmelzpunkte von Al und Ge bei 933 K bzw. 1211 K. [55] Der eutektische Punkt des Materialsystems liegt bei einer Ge-Zusammensetzung von 29,5 % mit einem Fest-Flüssig-Übergang bei 693 K. Da die Löslichkeit von Ge in Al unterhalb der eutektischen Temperatur sehr gering ist, können nur etwa 2 % Ge in Al eingebaut werden. Die Löslichkeit von Al in Ge beträgt weniger als 1% und ist daher noch geringer. Das bedeutet das die Bildung von nur lokalen Kristalliten viel wahrscheinlicher ist als die Bildung von intermetallischen Phasen. [55]



Abbildung 2.3.1. Phasendiagramm des Al-Ge Materialsystems: Der eutektische Punkt zeigt einen Fest-Flüssigen-Übergang bei 693 K für eine Ge-Zusammensetzung von 29,5 %. Abbildung aus Ref. [55], [2]

# 2.4. Oxid-Halbleiter Grenzfläche

Die Oxid-Halbleiter-Grenzfläche spielt eine entscheidende Rolle bei der Bestimmung der elektrischen Eigenschaften und des Verhaltens eines Halbleiterbauteils. Diese Grenzfläche erfüllt mehrere wesentliche Funktionen [56], [57]:

- **Isolation**: Das Oxid wirkt als Isolator zwischen dem Metall und dem Halbleitermaterial und verhindert so unerwünschte Leckströme. Diese Isolation ist entscheidend, um die Integrität des elektrischen Signals zu bewahren und Energieverluste zu minimieren.
- **Gate-Steuerbarkeit**: Die Grenzfläche bildet den Bereich, der durch die an das Gate angelegte Spannung gesteuert wird. Durch die Anpassung dieser Spannung kann der Kanal im MOSFET geöffnet oder geschlossen werden, wodurch der Stromfluss gezielt gesteuert wird.
- Ladungstransfer: An der Grenzfläche werden Elektronen oder Löcher in den Halbleiter injiziert oder gesammelt, um den Stromfluss zu kontrollieren. Diese Funktion ist zentral für die Leistungsfähigkeit und Effizienz des Bauteils.

Trotz dieser wichtigen Funktionen sind bestimmte Phänomene an der Grenzfläche, wie gefangene Ladungen und Defekte, besonders kritisch. Diese fallen und Ladungen beeinflussen die elektrische Leistung erheblich, die an Beispiel der Si-SiO<sub>2</sub>-Grenzfläche, im Folgenden näher erläutert werden [57]:

- Grenzflächengefangene Ladungen: Diese können positive oder negative Ladungen sein, die an der Si-SiO<sub>2</sub>-Grenzfläche auftreten. Sie entstehen durch ungesättigte Bindungen, Strukturfehler, Fehler bei der Oxidation oder Metallverunreinigungen, die durch Strahlung oder Bindungsbruchprozesse verursacht werden. Diese offene Bindungen können durch einen Annealing-Prozess bei niedrigen Temperaturen (etwa 450°C) in einem Wasserstoff- oder Formiergas gesättigt werden.
- 2. **Feste Oxidladungen**: Diese positiven Ladungen befinden sich in der Nähe der Si-SiO<sub>2</sub>-Grenzfläche. Sie sind, wie der Name andeutet, fest und ihre Dichte bleibt unabhängig vom elektrischen Potential konstant. Die Dichte dieser Ladungen wird nicht durch die Dicke des Oxids oder Verunreinigungen im Silizium beeinflusst, sondern hängt von der Oxidationsqualität und anderen Faktoren wie den Annealing-Bedingungen und der Kristallorientierung des Siliziums ab.
- 3. **Oxid-eingefangene Ladungen**: Diese Ladungen entstehen durch Defekte im SiO<sub>2</sub> und können sowohl positiv als auch negativ sein. Sie resultieren aus Löchern oder Elektronen, die im Oxid gefangen werden. Diese Ladungen können eine Verschiebung der Hochfrequenz-C-V-Kurve entlang der Spannungsachse verursachen, was die elektrische Charakteristik des Bauelements beeinflusst.
- 4. **Mobile Ionische Ladungen**: Diese Ladungen entstehen durch ionische Verunreinigungen, hauptsächlich durch Alkali-Metallionen wie Natrium und Lithium oder durch negative Ionen und Schwermetalle. Solche Ladungen sind in Halbleiterbauelementen unerwünscht, da sie bereits bei moderaten Temperaturen oder Spannungen Zuverlässigkeitsprobleme verursachen können.

### 2.5. Schottky Barriere

Die früheste systematische Untersuchung von Metall-Halbleiter-Gleichrichtersystemen wird gemeinhin Karl Ferdinand Braun zugeschrieben. Bereits im Jahr 1874 erkannte Braun eine Abhängigkeit des Gesamtwiderstands eines Punktkontakts von der Polarität der angelegten Spannung sowie von den spezifischen Oberflächenbedingungen des Kontakts. [9] Im Jahr 1931 legte Wilson mit der Formulierung der Transporttheorie von Halbleitern auf Basis der Bändertheorie der Festkörper die theoretischen Grundlagen, die später auf Metall-Halbleiter-Kontakte angewandt wurden. [9] Ein bedeutender Fortschritt erfolgte 1938, als der Physiker Walter Schottky vorschlug, dass die Potentialbarriere an einem Metall-Halbleiter-Kontakt ausschließlich durch stabile Raumladungen im Halbleiter entstehen könnte, ohne dass eine chemische Zwischenschicht erforderlich wäre. [9] Die Schottky-Barriere stellt ein fundamentales Konzept in der Halbleitertechnologie dar und ist entscheidend für das Verständnis und die Kontrolle der Eigenschaften von Halbleiterbauelementen. Sie beschreibt eine physikalische Barriere, die an der Grenzfläche zwischen einem Metall und einem Halbleiter entsteht. Die Bildung der Schottky-Barriere wird primär durch die unterschiedlichen Austrittsarbeiten von Metallen und Halbleitern bestimmt, die aufgrund der unterschiedlichen elektronischen Eigenschaften auf verschiedenen Energiehöhen liegen. Beim Kontakt zwischen einem Metall und einem Halbleiter fließen Elektronen vom Metall mit dem höheren Fermi-Niveau in den Halbleiter mit dem niedrigeren Fermi-Niveau, um ein thermodynamisches Dieser Elektronenfluss Gleichgewicht herzustellen.[27] führt zur Bildung einer Raumladungszone in der Nähe der Grenzfläche, in der positive und negative Ladungen durch den Elektronenfluss räumlich getrennt werden. In dieser Raumladungszone diffundieren Elektronen aus dem Metall in den Halbleiter, wobei sie im Metall positiv geladene Ionen und im Halbleiter negative Ladungen (Elektronen) hinterlassen. Dies führt zur Entstehung der Schottky-Barriere, die von den Elektronen nur überwunden werden kann, wenn sie eine ausreichende Energie aufweisen. [27] Die Höhe der Schottky-Barriere hat einen entscheidenden Einfluss auf die Leistung und Funktionalität der entsprechenden Bauelemente und kann durch verschiedene experimentelle und theoretische Methoden bestimmt werden. Zu den wichtigsten Methoden zur Charakterisierung der Schottky-Barriere gehören [48], [57]:

- I-V-Charakterisierung: Diese Methode misst den Strom, der durch eine Schottky-Diode fließt, in Abhängigkeit von der angelegten Spannung. Sie ermöglicht eine direkte Bestimmung der Strom-Spannungs-Beziehung und damit der Schottky-Barriere-Höhe.
- C-V-Charakterisierung: Die Kapazitäts-Spannungs-Messung analysiert die Kapazität einer Schottky-Diode in Abhängigkeit von der angelegten Spannung und liefert Informationen über die Raumladungszone und die Verteilung der Ladungsträger.
- Photoelektronen Spektroskopie (PES): Diese Technik erlaubt die direkte Untersuchung der Elektronenenergien an der Grenzfläche zwischen Metall und Halbleiter. Die kinetische Energie der emittierten Photoelektronen gibt Aufschluss über die Schottky-Barriere-Höhe.
- Strom-Temperatur-Kennlinie (Richardson-Plot): Diese Analyse untersucht den Zusammenhang zwischen Strom und Temperatur, um die Schottky-Barriere-Höhe und die Temperaturabhängigkeit des Schottky-Kontakts zu ermitteln.

• Theoretische Modellierung und Simulation: Diese Methoden ermöglichen es, die physikalischen Mechanismen der Schottky-Barriere auf atomarer Ebene zu verstehen und Vorhersagen über ihr Verhalten unter verschiedenen Bedingungen zu treffen

Die Schottky-Barriere an der Metall-Halbleiter-Grenzfläche wird durch die Beziehung  $q\phi SB=q(\phi m-\gamma s)$  beschrieben, wobei  $\phi m$  das Metallaustrittsarbeit und  $\gamma s$  die Elektronenaffinität des Halbleiters darstellt. [58] Die Elektronenaffinität ist die Energie, die benötigt wird, um ein Elektron vom unteren Rand des Leitungsbandes bis zur Vakuumenergie zu bringen. Wenn  $\phi$ m> $\chi$ s ist, bildet sich eine Schottky-Barriere; ist jedoch  $\phi$ m< $\chi$ s entsteht kein Schottky-Kontakt, sondern ein ohmscher Kontakt, bei dem die Grenzfläche keinen nennenswerten Einfluss auf den Stromfluss hat. [58] Dies wird anschaulich in Abbildung 2.5.1 dargestellt. Ein ohmscher Kontakt ist ein Metall-Halbleiter-Kontakt, der einen im Verhältnis zum Gesamtwiderstand des Halbleiterbauelements vernachlässigbaren Übergangswiderstand aufweist. [9] Ein idealer ohmscher Kontakt beeinträchtigt die Leistung des Bauelements nicht und kann den erforderlichen Strom mit einem internen Spannungsabfall bereitstellen, der im Vergleich zum Spannungsabfall über den aktiven Bereich des Bauelements gering ist. [9]



Abbildung 2.5.1. Darstellung von Schottky Kontakt (links) und Ohm'scher Kontakt (rechts. Abbildung aus Ref. [59], [60]

#### 2.6. Metall-Oxide-Semiconductor (MOS)

MOS steht für "Metall-Oxide-Semiconductor" (Metall-Oxid-Halbleiter) und bezeichnet eine Technologie, die in der Elektronikindustrie von zentraler Bedeutung ist. Diese Technologie bietet zahlreiche Vorteile, weshalb sie weitverbreitet in der Herstellung von Transistoren und integrierten Schaltkreisen (ICs) zum Einsatz kommt. [9] Ein MOS-Transistor besteht aus einem Halbleitersubstrat und einer Metall-Elektrode, die durch eine dünne Schicht aus Oxid voneinander getrennt sind (siehe Abbildung 2.6.1). Diese Struktur bildet die Grundlage für die Funktionalität von MOS-Transistoren, die als Schaltelemente in digitalen und analogen Schaltungen fungieren. Das Oxid, spielt eine entscheidende Rolle, da es als Isolator wirkt und die Steuerung des Stromflusses durch das elektrische Feld der Metall-Elektrode ermöglicht. Die MOS-Technologie ist daher nicht nur für die Entwicklung leistungsfähiger Transistoren, sondern auch für die Miniaturisierung und Effizienzsteigerung moderner integrierter Schaltkreise unerlässlich.



Abbildung 2.6.1. Schematische Darstellung MOSCAP-Bauteiles

Eine solche Struktur sowie die Verteilung von Ladungsträgern können durch Kapazitätsspannungsmessungen (C-V) detailliert charakterisiert werden. Abhängig von der angelegten Vorspannung lassen sich in einer C-V-Kurve drei wesentliche Bereiche unterscheiden [57],[61] im Beispiel eines n-dortierten Halbleiter:

- <u>Akkumulation</u> tritt auf, wenn eine positive Spannung an das Gate eines MOS-Transistors angelegt wird. Diese Spannung zieht Elektronen an die Grenzfläche zwischen Halbleiter und Oxid, wodurch eine stark dotierte Schicht entsteht. In diesem Zustand sammelt sich eine hohe Konzentration von Elektronen in der Nähe der Grenzfläche, was zu einer erhöhten Leitfähigkeit führt, da Elektronen leicht zwischen Source und Drain fließen können. Dies verbessert die Leistung des Transistors erheblich.
- <u>Depletion (Verarmung)</u> erfolgt, wenn eine negative oder keine Spannung an das Gate angelegt wird. In diesem Fall werden die freien Ladungsträger in der Nähe der Halbleiteroberfläche reduziert, wodurch eine Verarmungszone entsteht. Diese Zone ist arm an freien Ladungsträgern und dadurch nicht leitfähig, was den Stromfluss zwischen Source und Drain stark einschränkt.
- <u>Inversion (Umkehrung)</u> wird erreicht, wenn eine ausreichend hohe positive Spannung an das Gate angelegt wird. Diese Spannung zieht eine ausreichende Menge an Elektronen an die Halbleiter-Oxid-Grenzfläche. Es bildet sich eine Inversionsschicht. Wenn die Minioritäten > Majoritäten haben wir schwache Inversion, wenn die Minioritäten < Dotierungskonzentration, sprechen wir über strake Inversion. Diese Schicht bildet einen Kanal, der den Stromfluss zwischen Source und Drain ermöglicht und den MOS-Transistor in den "Ein"-Zustand versetzt.

Der Hauptunterschied zwischen Akkumulation und Inversion liegt in der Intensität des Effekts: Während die Akkumulation zu einer moderaten Erhöhung der Leitfähigkeit führt, bewirkt die Inversion einen starken, vollständig leitfähigen Zustand, der den Transistor in einen stabilen "Ein"-Zustand versetzt. Diese Zustände sind in Abbildung 2.6.2. dargestellt und verdeutlichen die unterschiedlichen Betriebsmodi eines MOS-Transistors.



Abbildung 2.6.2. C-V Kurve von CMOS für n-Typ Halbleiter



Abbildung 2.6.3. Drei Zustände von n-Typ MOS Gerät (oben links: Akkumulation oben rechts: Depletion VG < 0; unten links(VG=VT) und rechts starke Inversion). Abbildung aus Ref. [62]

#### **2.7. Feldeffekttransistoren (FET)**

Feldeffekttransistoren (FETs) sind wesentliche Komponenten in der modernen Halbleitertechnologie und spielen eine zentrale Rolle in einer Vielzahl von elektronischen Schaltungen. Im Gegensatz zu bipolaren Transistoren (BJT), die den Stromfluss durch Steuerung eines elektrischen Stroms regulieren, ermöglichen FETs die Steuerung des Stroms über ein elektrisches Feld. Diese Eigenschaft macht FETs besonders attraktiv für Anwendungen, bei denen eine hohe Eingangsimpedanz und eine geringe Leistungsaufnahme erforderlich sind. [56] FETs wurden in den 1920er und 1930er Jahren erstmals konzipiert, etwa 20 Jahre bevor die bipolaren Transistoren entwickelt wurden. Zwei Wissenschaftler, J. E. Lilienfeld und O. Heil, entwarfen unabhängig voneinander die Grundstruktur von Transistoren, die später als FETs bekannt wurden. [56] Trotz dieser frühen Konzepte musste die praktische Umsetzung bis zur erfolgreichen Entwicklung anderer Festkörperelemente in den späten 1940er und frühen 1950er Jahren warten. Der erste moderne Feldeffekttransistor, der Junction Field-Effect Transistor (JFET), wurde von William Shockley, einem der Mitbegründer des Transistors, vorgeschlagen und theoretisch analysiert. [56] In dieser Masterarbeit liegt der Schwerpunkt auf der MOSFET-Struktur, da sie die am weitesten verbreitete Art von FET ist und in zahlreichen Anwendungen von Mikroprozessoren bis hin zu Leistungselektronik eingesetzt wird. Physikalisch gesehen kann der MOSFET als ein weiterentwickelter MOS-Kondensator betrachtet werden, bei dem zwei Übergänge (Source und Drain) unmittelbar neben dem vom Gate gesteuerten Bereich des Halbleiters platziert sind.

Das Substrat kann je nach Anwendung entweder negativ oder positiv dotiert sein. Bei n-Kanal-MOSFETs (n-MOSFETs) besteht das Halbleitermaterial aus einem negativ dotierten Substrat (n-Typ), auf dem Source, Drain und Gate angeordnet sind.

Das Gate ist über eine dünne isolierende Schicht aus einem Dielektrikum vom Kanalmaterial getrennt. Wenn eine positive Spannung am Gate (gegenüber der Source) angelegt wird, entsteht

ein elektrisches Feld, das Elektronen im Substrat anzieht und einen leitfähigen Kanal zwischen Source und Drain bildet. Dieser Kanal ermöglicht den Stromfluss zwischen Source und Drain, wobei die Höhe des Drain-Stroms ID direkt durch die Gate-Source-Spannung VGS beeinflusst wird.

Im ausgeschalteten Zustand, wenn VGS=0 oder VGS<Vth (Schwellspannung), ist der Kanal gesperrt und es fließt kein Strom. Erst wenn die angelegte Gate-Spannung die Schwellspannung Vth überschreitet, öffnet sich der Kanal und der Strom kann zwischen Source und Drain fließen. Die Steuerung des Drain-Stroms erfolgt durch die Variation der Gate-Spannung, wodurch der MOSFET als Schalter oder Verstärker in elektronischen Schaltungen eingesetzt werden kann. Die Vielseitigkeit und Effizienz des MOSFETs machen ihn zu einem unverzichtbaren Bestandteil moderner Elektronik. Seine Fähigkeit, schnell zwischen Ein- und Aus-Zuständen zu wechseln, sowie die hohe Skalierbarkeit ermöglichen die Integration von Milliarden von Transistoren auf einem einzigen Chip, was die Grundlage für die heutige Mikroelektronik darstellt. Darüber hinaus bietet die geringe Verlustleistung bei der Steuerung des Stroms durch das elektrische Feld erhebliche Vorteile in Anwendungen, bei denen Energieeffizienz von größter Bedeutung ist. Die Motivation für diesen Teil der Masterarbeit stammt großen Teils aus dem Buch "Semiconductor Device Fundamentals" von Robert F. Pierret. In Abbildung 2.5.1. werden Elemente eines typischen MOSFET gezeigt, die entweder als PMOS oder NMOS-Transistoren gebaut werden können, abhängig von der Polarität, der Bulk-, Source-, und Drain-Regionen.[63]



Abbildung 2.5.1. a) P-Typ und b) n-Typ MOSFETS. Abbildung aus Ref. [63]

#### 2.8. Nanodrähte

Nanodrähte sind stäbchenförmige Nanostrukturen mit Durchmessern unter 100 nm, die ein bemerkenswert hohes Größenverhältnis von Länge zu Durchmesser aufweisen können, dass weit über 1:1000 liegt. [64] Dieses inhärent hohe Oberflächen-zu-Volumen-Verhältnis führt dazu, dass die Eigenschaften von Nanodrähten stark von ihrer Oberfläche und nicht nur vom verwendeten Material abhängen.

Daher bieten Nanodrähte eine einzigartige Plattform, um den Einfluss von Oberflächeneffekten auf elektronische Transportphänomene und optische Effekte zu untersuchen. [65] sehr Gruppe-IV-Nanodrähten Insbesondere bei dünnen und niedrigen Dotierungskonzentrationen spielen Oberflächeneffekte eine entscheidende Rolle. Fallen an der Grenzfläche und im Oxid führen dazu, dass das Oberflächenpotenzial positiv ist und sich die Bänder nach oben biegen. Obwohl diese Nanodrähte intrinsisch oder n-dotiert sein können, wird dieser Effekt als "Oberflächendotierung" bezeichnet. Dieser Effekt kann eine Verschiebung der Energiebandstruktur über den gesamten Querschnitt des Nanodrahts (Nanowire, NW) bewirken, was zu einem Typischen p-Typ-Verhalten führt. [66], [67] Ein bedeutender Vorteil von Nanodrähten ist die Möglichkeit, eine Vielzahl von Materialien, einschließlich Halbleitermaterialien und Halbleiterverbindungen wie Silizium (Si), Germanium (Ge), Galliumarsenid (GaAs) und Galliumnitrid (GaN), für das Wachstum von Nanodrähten zu nutzen. Diese Materialvielfalt ermöglicht die Integration unterschiedlicher Funktionalitäten in CMOS-Schaltkreise, was deren Leistungsfähigkeit erheblich steigert. [68] Aufgrund ihrer geringen Durchmesser ist die Bewegung der Ladungsträger in sehr dünnen Nanodrähten häufig auf eine Dimension beschränkt, was sie zu sogenannten Quasi-1D-Nanostrukturen macht. Die Dimensionalität spielt eine entscheidende Rolle bei der Bestimmung der Materialeigenschaften, sodass elektrische, chemische und mechanische Eigenschaften von Nanodrähten angepasst werden können. [69], [70] Diese Anpassungsfähigkeit eröffnet innovative Anwendungen in einer Vielzahl von Bereichen, unterstützt durch vielseitige Herstellungsmethoden wie die Elektronenstrahllithografie und die VLS-Methode (Vapor-Liquid-Solid). [4] Die Erforschung und Entwicklung von Nanodrähten tragen wesentlich zur Schaffung fortschrittlicher Materialien und Geräte bei. Aufgrund ihrer äußerst geringen Abmessungen eignen sich Nanodrähte ideal für die Skalierung und Miniaturisierung elektronischer Bauelemente. In der CMOS-Technologie ist die kontinuierliche Verkleinerung von Transistoren und Schaltkreisen ein Schlüsselfaktor zur Steigerung der Leistungsfähigkeit und Effizienz. [71] Insgesamt bieten Nanodrähte durch ihre einzigartigen physikalischen Eigenschaften und die Vielzahl an verfügbaren Herstellungsmethoden eine vielversprechende Grundlage für zukünftige technologische Innovationen.[72]

#### 2.9. VLS Wachstum von Ge-Nanodrähten

Der Name VLS (Vapor-Liquid-Solid) leitete sich von den Aggregatzuständen ab, die das von Vorläufergas gelieferte Halbleitermaterial durchlaufen muss, bevor es in den NW eingebaut wird. Das Substrat sollte aus katalytischen Materialien bestehen, die die Kristallisation und das Wachstum der Nanodrähte unterstützen. Metalle wie Gold, Silber, Eisen oder Nickel werden häufig als Katalysatoren verwendet, da sie eine hohe Affinität zur Wachstumsspezies haben und die Bildung von Liquid-Droplets auf der Oberfläche ermöglichen. Die Nanodrähte (fest), die aus dem gasförmigen Vorläufermaterial auf der Oberfläche des Katalysators wachsen. [73] Das VLS-Wachstumsverfahren ermöglicht es, Nanodrähte mit maßgeschneiderten Eigenschaften für die Nanotechnologie und die Materialwissenschaft zu produzieren.

Zuerst wird ein Substrat vorbereitet, auf dem der Katalysator abgeschieden werden kann. Das Substrat kann aus vielen Materialien bestehen, wie Silizium, Quarz oder Saphir, oder wie in unserem Fall aus Germanium. Der Katalysator in Form von Nanopartikeln eines geeigneten Metalls wie Gold, Silber oder Kupfer wird auf die Oberfläche des Substrats abgelagert. Man kann das durch verschiedene Techniken machen. Zum Beispiel durch Wärmebehandlung, Sputtern oder chemische Reinigung. Das Substrat mit dem Katalysator wird in eine Reaktionskammer gebracht, wo gasförmige Präkursoren entstehen. Diese Moleküle disozieren sich in der Verbindung mit Nanopartikeln. [74] Die eindiffundierten Atome bilden mit den Nanopartikel einen Flüssigkeitströpfchen. Die Moleküle lösen sich bei geeigneter Temperatur und Druck aus dem Katalysator heraus. [74] So werden die Materialien gesättigt, sie beginnen zu kristallisieren und wachsen in Nanodrähten. Nanodrähte wachsen senkrecht oder verwinkelt Oberfläche des Katalysatortropfens und wachsen zur kontinuierlich. solange Vorläufermoleküle vorhanden sind. In konkreten Fall berührt das VLS-Verfahren für Germanium Nanodrähte auf der Übersättigung von Gold durch Germanium aus der Gasphase. Für diesen Zweck wird eine dünne Schicht Gold auf einem temperaturbeständigen Substrat abgeschieden. Gold Tröpfchen entstehen durch das Erhitzen in Heliumatmosphäre, deren Durchmesser von der Dicke der ursprünglichen Goldschicht abhängt wie in Abbildung 2.9.1. (links) zu sehen ist. Bei Erreichen der gewünschten Wachstumstemperatur (Substrat wird über die eutektische Temperatur des Au-Ge-Materialsystems, 539 K erhitzt) wird das Germanium durch Trägergase wie German (GeH<sub>4</sub>), Digerman (Ge<sub>2</sub>H<sub>6</sub>) oder Germaniumtetrachlorid (GeCl<sub>4</sub>) in die Prozesskammer eingelassen, in unserem Fall war GeH4 eingeführt. [75] Diese dissoziieren nun mit dem Goldtropfen und Germanium wird gelöst (Abbildung 2.9.1.-mitte). Bei Übersättigung beginnt das Germanium an der Grenzfläche zum Substrat zu lagern und die in Germanium unlösliche Goldmenge wird kontinuierlich nach oben gedrückt (Abbildung 2.9.1.-rechts). Durch die Kontrolle von Parametern wie Temperatur, Druck, Gasflussrate und Art der Vorläufermoleküle kann die Länge, Dicke, Ausrichtung und Zusammensetzung des Nanodrahtes gezielt gesteuert werden.[76]



Abbildung 2.9.1. Darstellung des Nanodrahtwachstums mittels VLS- Verfahren: (links): Das Gold bildet beim Erhitzen feine Tröpfchen, (mitte): GeH4 dissoziiert am Goldtropfen, (rechts): Nukleation und Kristallisation der übersättigten Germanium-Gold-Legierung. Abbildung aus Ref. [77]

# **KAPITEL 3**

# 3. Experimentelle Durchführung

In diesem experimentellen Abschnitt werden die Methoden zur Herstellung und Charakterisierung von Passivierungsschichten, sowie MOS-Cap Bauteilen beschrieben. Diese Bauteile werden aus verschiedenen Materialien Hergestellt, wobei spezifische Muster und Herstellungsreihenfolge beachtet werden müssen, die von den Umgebungsbedingungen und Parameter abhängen. Zunächst wird auf die Herstellung von MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistoren) eingegangen und für diese Untersuchung wurden zahlreiche MOS-Bauteile mit High-k-Dielektrika hergestellt. In der weiteren Analyse konzentrieren wir uns jedoch auf den Vergleich zwischen zwei spezifischen Proben: einer AlN-Ge-NW (Aluminiumnitrid-Germanium-Nanodrähte) und einer Al2O3-Ge-NW (Aluminiumoxid-Germanium-Nanodrähte) Probe. Die Aluminiumoxid Probe wurde von Kollegen Dr. Daniele Nazzari hergestellt um einen direkten Vergleich der zwei Proben zu ermöglichen. Die Herstellung und Charakterisierung dieser Proben erfolgt durch präzise Verfahren, die es ermöglichen, die Leistungsfähigkeit der verschiedenen Materialien und Schichtstrukturen zu beobachten und zu bewerten. Dabei werde Methoden wie Abscheidung von Dünnschichten, litografische Verfahren und verschiedene Analyseverfahren zur Bewertung der elektrischen Eigenschaften und der strukturellen Integrität der Schichten angewendet. Diese Vorgehensweise erlaubt es uns, Aussagen über die Eignung der verschiedenen Materialien und Technologien für die Anwendung in MOSFET zu treffen.

# **Bauteil-Herstellung**

## **3.1. UHV Annealing und UHV Sputtern**

Die Herstellung sauberer Oberflächen ist eine der wichtigsten Herausforderungen in der Oberflächenforschung erfolgt unter Bedingungen. UHV (Ultra High Vacum) UHV Annealing und UHV-Sputtern sind wesentliche Techniken in der Halbleiterfertigung und Materialforschung, um hochreine und präzise Schichtstrukturen zu erzeugen. Das UHV Annealing ist ein thermisches Verfahren, bei dem die Materialien in einer Umgebung mit extrem niedrigen Druck (meistens unter 10<sup>-9</sup> mbar) auf hohen Temperaturen erhitzt werden. [78] Dieses Verfahren dient dazu, Defekte in Kristallstrukturen zu beseitigen, Oberflächen zu reinigen und die chemische Stabilität der Materialien zu verbessern. Die Proben werden in eine UHV-Kammer eingeführt und diese Kammer wird auf ein Ultra-Hochvakuum evakuiert. Die Proben werden auf die gewünschte Temperatur erhitzt (in unserem Fall auf 650°C) und für eine bestimmte Zeit (20 min) gehalten. Die Proben werden anshließend langsam auf Raumtemperatur abgekühlt. UHV Sputtern wird in diesem Schritt auch zur Reinigung von Oberflächen verwendet, indem eine dünne Schicht der Oberfläche durch Sputtern entfernt wird. Diese Methode ist besonders effektiv, um Oberflächenverunreinigungen zu entfernen und eine saubere, atomar glatte von Oxiden befreite Oberfläche zu erzeugen. In unserem Prozess wird das Substrat auf 100°C erhitzt und das Sputtern erfolgt für 1 Minute.

Durch die Kombination dieser Schritte (sehe Tabele 3.1.1.) könnten wir hochreine und gut definierte Schichtstrukturen erzielen, die für unsere weitere Untersuchung und Anwendungen von nentscheindender Bedeutung sind.

Prozess	Temperatur	Zeit
Schritt 1.	650 °C	20 Minuten
UHV Annealing		
Schritt 2.	~ 100 °C	1 Minute
<b>UHV Sputtern</b>		
Schritt 3.	600 °C	20 Minuten
UHV Annealing		

Tabele 3.1.1. Schritte und Parameter für Ultahochvakuum Prozess

Abbildung 3.1.1. zeigt eine LEED-Aufnahme (Low-Energy Electron Diffraction) einer ndotierten Germanium-(111)-Oberfläche, die nach UHV-Sputtern und UHV-Glühen aufgenommen wurde. Die sichtbaren Beugungspunkte (helle Flecken) entstehen durch die Interaktion niederenergetischer Elektronen mit der Kristalloberfläche und repräsentieren die regelmäßige Anordnung von Atomen in der einkristallinen Struktur. Das symmetrische Beugungsmuster bestätigt die Rekonstruktion der Oberfläche und weist auf eine gut geordnete Kristallstruktur hin.



Abbildung 3.1.1. LEED Aufnahme von n-Ge (111) Struktur, 170 eV, nach UHV Annealing und UHV Sputtern

#### 3.2. Atomlagenabscheidung (ALD)

Die Herstellung von Strukturen und Schichten für den Einsatz in Halbleitertechnologie erfordert die Fähigkeit, die Schichtdichte, Zusammensetzung und Struktur sorgfältig zu steuern. Das spielt eine große Rolle für die Leistungsfähigkeit der Schichten, hinsichtlich elektrischer, mechanischer und chemischer Eigenschaften. Insbesondere bei Halbleitern ist es sehr wichtig, dass es eine Tendenz hat, die Bauteile immer kleiner zu fertigen. Aus diesem Grund ist es von Vorteil bei einer Methode, die Fähigkeit, die Dicke der einzelnen Komponenten dünner werden lassen, und zu berücksichtigen, dass die Beziehung zwischen dem Film und Oberfläche, auf der er wächst, immer Qualität reicher und präziser sein sollte. Die Atomlagenabscheidung ist ein Filmwachstumsprozess, der auf wiederholten Halbreaktionen berührt, an denen an der Oberfläche adsorbierte chemische Spezies beteiligt sind, um dünne Schichten mit Präzision zu bilden. [79] Der ALD-Prozess bezieht sich auf eine binäre chemische Reaktionssequenz, bei der jeder chemischer Vorläufer (Präkursor) selbstlimitierend ist und zur Sättigung der Monolage führt. Diese Methode ist eine hervorragende Stufenabdeckung und ist optimal für Fertigung/Abscheidung sehr dünner und konformal abgeschiedene Schichten in dem konkreten Fall High-k Schichten. [80] Damit die Metallschicht und Halbleiterschicht des Transistors durch das Oxid elektrisch voneinander getrennt sind, muss die Oxidschicht sehr präzise gefertigt werden, das wird mittels ALD (Atomic Layer Deposition) erreicht. In der Tabele 3.2.1. sind die Processparameter die wir für Abscheidung unterschiedlicher Dielektrika benutzt haben aufgelistet. Beschäftigt haben wir uns jedoch am meisten mit HfO<sub>2</sub>, ZrO<sub>2</sub>, HfN und AlN.

	HfO <sub>2</sub>	HfN	ZrO <sub>2</sub>	ZrN	AIN
Anzahl der Umdrehungen	95	165	85	165	100
Reinigungszeit	15 s Hf/12s H <sub>2</sub> O	15s Hf/ 10s N <sub>2</sub>	15s Zr/12s H <sub>2</sub> O	15s Zr/ 10s N <sub>2</sub>	5s Al/10s N <sub>2</sub>
Temperatur	250°C	250°C	250°C	250°C	200°C
Materialdicke	11,03 nm	18,76 nm	13,76 nm	18,54 nm	9,86 nm

Tabele 3.2.1. Processparameter für Abscheidung der Oxide/Nitride mittels ALD

### 3.3. Rapid thermal Annealing (RTA)

Die thermische Verarbeitung basiert auf der Wärmeübertragung, Glühen einschließlich Diffusion (Fiksches Gesetz) und Oxidation. Die thermische Verarbeitung von Materialien in einer inerten Umgebung wie Stickstoff oder Argon, manchmal unter Zusatz von Wasserstoff, wird als Glühprozess bezeichnet. Zwei Arten von Materialien sind bei diesem Prozess wichtig, Inertgase z. B. Stickstoff (N), die nicht mit anderen Materialien reagieren und Reaktionsgase, die sich in den gewünschten Film zersetzen. Glühen ist ein wichtiger Schritt für die Verbesserung der Oxideigenschaften. Es dient dazu, die Bindungen abzusättigen und dadurch dichter zu machen.[81] Ein typischer Batch-Ofenprozess dauert mehrere Stunden und ermöglicht dadurch eine höhere thermische Stabilität und Prozessstabilität und hat einen Vorteil mehrere Proben gleichzeitig zu verarbeiten, der Nachteil ist die Gesamtprozesszeit. Die Verarbeitung einzelner Proben hat aufgrund einer schnelleren Durchlaufzeit bei der Geräteentwicklung zugenommen, da die individuelle Bearbeitung einer Probe per RTA (Rapid Thermal annealing) in wenigen Minuten erledigt ist. [82] Die Prozessparameter sind in Tabele 3.3.1. dargestellt.

#### • Durchgeführt in einem UniTem Model UTP1100.

Tabele 3.3.1. Prozessparameter für Rapid thermal annealing

# **3.4. Laserlitographie und** Elektronenstrahlverdampfer (e-beam evaporation)

Die Laserlithographie und die Elektronenstrahlverdampfung (e-beam evaporation) sind zwei zentrale Techniken in der Mikro- und Nanofabrikation, die zur Herstellung von präzisen mikround nanoskaligen Strukturen auf unterschiedlichen Substraten verwendet werden. Beide Techniken sind essenziell für die Entwicklung von Halbleiterbauelementen, Sensoren, optischen Komponenten und anderen nanoskaligen Geräten. Die Laserlithographie ist eine Technik, die es ermöglicht, sehr feine Strukturen auf einem lichtempfindlichen Material (Resist) durch die direkte Bestrahlung und Rastera mit einem Laserstrahl zu erzeugen. Die Laserlithographie basiert auf dem Prinzip der Photolithographie, bei dem ein Laserstrahl verwendet wird, um ein Muster in einen auf einem Substrat aufgebrachten lichtempfindlichen Resist ohne Maske zu schreiben. Der Resist wird dabei durch den Laser belichtet und dadurch an den belichteten Stellen chemisch verändert. Dieser Prozess kann in zwei Haupttypen unterteilt werden: Direktes Schreiben mit einem fokussierten Laserstrahl (Direct Laser Writing, DLW) und Maskenprojektion, bei der ein Laserstrahl durch eine Maske geführt wird, um das gewünschte Muster auf das Substrat zu übertragen. [83], [84], [85] Um den Erfolg dieses Schrittes sicherzustellen, muss die Probe zunächst vorbereitet, gereinigt und mit Fotolack beschichtet werden. Die in der Lithografie eingesetzten Masken enthalten ein exakt definiertes Muster, das zur Strukturierung der jeweiligen Schicht auf dem Wafer verwendet wird. In Abbildung 3.4.1 ist das Muster der Maske dargestellt.



Abbildung. 3.4.1. Mustermaske für die Litografie

In diesem Projekt wurde der Belichtungsprozess mithilfe eines Laser-Lithographiesystems durchgeführt. Dabei wurde das Licht des Lasers durch ein Mikroskopobjektiv auf das mit positivem Fotolack beschichtete Substrat fokussiert. Positiver Fotolack bietet den Vorteil, dass er gegenüber äußeren Einflüssen wie Feuchtigkeit und Verunreinigungen weniger empfindlich ist, was seine Anwendung in der Laserlithographie erleichtert. Zudem ermöglicht der Einsatz von positivem Lack oft einen schnelleren Prozessablauf im Vergleich zu negativem Lack, was zu einer Verkürzung der Gesamtproduktionszeit führen kann. Nach der Belichtung durchläuft das Substrat einen Entwicklungsprozess, bei dem überschüssiger Fotolack entfernt wird und die belichteten Bereiche auf dem Substrat freigelegt werden. Dieser Entwicklungsschritt erfolgt häufig durch das Eintauchen des Substrats in ein geeignetes Lösungsmittel. In der Lithographie spielen Fotolacke eine zentrale Rolle bei der Musterbildung auf Substraten. Die Auswahl des richtigen Fotolacks ist entscheidend, da sie die Auflösung, Präzision und Effizienz des gesamten Herstellungsprozesses beeinflusst. Es gibt drei Hauptarten von Fotolacken: Positiv-, Negativ- und Reversal-Fotolacke, die jeweils spezifische Eigenschaften und Anwendungen aufweisen. [86] Positiv-Fotolacke zeichnen sich dadurch aus, dass die belichteten Bereiche während der Entwicklung löslich werden und entfernt werden. Das bedeutet, dass das ursprüngliche Muster der Maske direkt auf das Substrat übertragen wird. Im Gegensatz dazu härten bei Negativ-Fotolacken die belichteten Bereiche aus und bleiben auf dem Substrat haften, während die unbelichteten Bereiche beim Entwickeln entfernt werden. Negativlacke sind besonders nützlich, wenn dickere Schichten erforderlich sind oder wenn eine hohe chemische Beständigkeit nach dem Entwickeln notwendig ist. Reversal-Fotolacke kombinieren die Vorteile von Positiv- und Negativlacken und bieten eine erhöhte Flexibilität im Lithographieprozess. [87] Dieser Lacktyp wird zunächst wie ein Positivlack belichtet, aber durch einen anschließenden thermischen Schritt oder eine Nachbelichtung umgekehrt. Dadurch werden die ursprünglich unbelichteten Bereiche ausgehärtet, ähnlich wie bei einem Negativlack. Die Wahl des geeigneten Fotolacks - sei es ein Positiv-, Negativ- oder Reversal-Fotolack – hängt stark von den spezifischen Anforderungen des Lithographieprozesses ab.

Positivlacke bieten hohe Präzision und Effizienz, Negativlacke eignen sich für robuste Strukturen, und Reversal-Lacke bieten eine Kombination der Vorteile beider Typen. [88] Das Verständnis der Eigenschaften und Anwendungsbereiche dieser Fotolacke ist entscheidend für die erfolgreiche Umsetzung moderner Lithographieverfahren in der Mikro- und Nanotechnologie und die Unterschiede sind in Abbildungen 3.4.2. und 3.4.3. zu sehen.



Abbildung 3.4.2: Bei der optischen Lithografie wird eine Lackschicht durch eine Maske belichtet und danach entwickelt (1). Abhängig vom verwendeten Lack spricht man von einem Negativ- (2a) bzw. Positivprozess (2b). Abbildung aus Ref. [87]



Abbildung 3.4.3.: Beim Image reversal Lack wird die Löslichkeit des Lacks durch Umkehrbacken und anschließendes Flutbelichten umgekehrt. Abbildung aus Ref. [87]
Die Elektronenstrahlverdampfung (engl. electron-beam evaporation oder e-beam evaporation) ist eine physikalische Gasphasenabscheidungsmethode (PVD), die in der Halbleiterfertigung und in der Oberflächenbeschichtung weit verbreitet ist. Diese Methode ermöglicht die Abscheidung dünner Filme aus einer Vielzahl von Materialien auf einem Substrat. Bei der Elektronenstrahlverdampfung wird ein Elektronenstrahl, der durch eine Kathode erzeugt wird, auf ein Zielmaterial (Target) fokussiert. [56] Die hohe Energie des fokusierten Elektronenstrahls führt zur Verdampfung des Target Materials, das sich dann als dünner Film auf einem gegenüberliegenden Substrat niederschlägt. Durch die Kontrolle der Strahlstärke, der Position und der Dauer des Elektronenstrahls können die Abscheidungsrate und die Dicke des Films präzise gesteuert werden. Das Material wird in einer Vakuumkammer mit einem Elektronenstrahl-Verdampfer platziert. Der Elektronenstrahl wird auf den Feststoff gerichtet, was zu einer erhitzten Oberfläche führt. Die verdampften Materialienmoleküle kondensieren auf dem Substrat und bilden eine dünne Schicht. Die Schichtbildung erfolgt während des Verdampfungsprozesses, und das Substrat wird bewegt, um sicherzustellen, dass die abgeschiedene Schicht gleichmäßig über die gesamte Oberfläche verteilt wird. Dies fördert die Bildung einer gleichmäßigen und homogenen Schicht. [89] Wir haben Titanium/Platinum (10/50) auf unsere n-Ge-Oxid Probe aufgedampft. Die benützte Maschine ist die MEB 550S von Plassys.

## Von Bauteil zum Transistor

## 3.5. Herstellung des Nanodraht-Transistors

In diesem Abschnitt liegt der Fokus auf der Herstellung eines Transistors, basierend auf zwei MOSCAP-Bauelementen: Ge-AlN und Ge-Al2O3. Diese beiden Proben wurden mit Germanium-Nanodrähten (Ge-NWs) aufgetroft, um ihre Eigenschaften zu vergleichen und detaillierte Analysen durchzuführen. Das Ausgangsmaterial für die nanodrahtbasierten Bauelemnte bestand aus Germanium-Nanodrähten mit einem Durchmesser von etwa 30 nm. Diese Nanodrähte wurden auf einem Si (111) -Substrat mittels des Vapor-Liquid-Solid (VLS)-Prozesses gezüchtet. Dabei diente Germane (GeH4, 2 % verdünnt in Helium) als Vorläufer, während eine 2 nm dicke gesputterte Goldschicht als katalytischer Wachstumsförderer fungierte. Die Ge-Nanodrähte wurden von unserem Projektpartner, Dr. Sven Barth, zur Verfügung gestellt. Die Nanodrähte wurden durch Tropfen auf die bereits passivierten Ge-Strukturen (Ge-Al<sub>2</sub>O<sub>3</sub> und Ge-AlN) auf den Chips aufgebracht, wodurch die Nanodrähte gleichmäßig Hexpad verteilt wurden. Anschließend über das wurden mittels Rasterelektronenmikroskopie (SEM) geeignete Nanodrähte innerhalb der Felder lokalisiert. Diese wurden dann durch Elektronenstrahllithografie (EBL), Sputtern und Lift-off-Techniken mit Aluminium-Leitungen verbunden. Vor der Abscheidung der Aluminium-Leitungen wurde ein kurzer Ätzvorgang mit HI durchgeführt, um die Al2O3- bzw. AlN-Passivierungsschicht zu entfernen. Im Anschluss daran wurde durch Rapid Thermal Annealing (RTA) eine Al-Ge-Al-Nanodraht-Heterostruktur mit abrupten Metall-Halbleiter-Übergängen gebildet. Im Folgenden werden die Prozessschritte und die verwendeten Parameter detaillierter erläutert.

#### 1. Transferieren der NWs:

Um die S/D Kontakte aufzubringen, wurde erst ein Nanodraht-Transfer (NW-Transfer) durchgeführt. Dabei wurden die Nanodrähte in einem ersten Schritt in Isopropanol eingebracht und dann über einen Zeitraum von 2 Minuten einer Ultraschallbehandlung unterzogen. Die Ultraschallintensität wurde dabei auf 20 % eingestellt, um eine schonende Ablösung der Nanodrähte von ihrem ursprünglichen Träger zu ermöglichen und gleichzeitig eine präzise Übertragung auf die Passivierungsschicht zu gewährleisten. Durch die kontrollierte Ultraschalleinwirkung wurden die Nanodrähte effizient auf die Passivierungsschicht zu gewährleisten.

Dieser Prozess stellt sicher, dass die Nanodrähte gleichmäßig und stabil auf der Passivierungsschicht platziert sind, was für die nachfolgenden Analyse- und Verarbeitungsschritte von entscheidender Bedeutung ist.

#### 2. Spin-Coating des Resists:

Spin-Coating ist eine weit verbreitete und effektive Methode zum Auftragen dünner Resist-Schichten auf ein Substrat. Bei diesem Verfahren wird eine definierte Menge des Resists zentral auf das rotierende Substrat gegeben. Durch die Zentrifugalkraft, die beim Drehen des Substrats mit hoher Geschwindigkeit entsteht, wird der Resist gleichmäßig über die gesamte Oberfläche verteilt. Die Dicke und Gleichmäßigkeit der resultierenden Resist-Schicht hängen von verschiedenen Parametern ab, insbesondere von der Rotationsgeschwindigkeit, der Viskosität des Resists, der Dauer des Spin-Coating-Prozesses und den Umgebungsbedingungen wie Temperatur und Luftfeuchtigkeit. In unserem Fall wurde der Resist PMMA (Polymethylmethacrylat) bei einer Rotationsgeschwindigkeit von 4000 U/min für eine Dauer von 10 Minuten aufgetragen, gefolgt von einem Aushärtungsschritt bei einer Temperatur von 170 °C. Diese Parameter wurden sorgfältig ausgewählt, um eine dünne, gleichmäßige Schicht zu erzeugen, die für die nachfolgende Elektronenstrahllithografie (EBL) optimal geeignet ist. Die Temperaturbehandlung nach dem Auftragen des Resists spielt eine entscheidende Rolle, da sie dazu beiträgt, Lösungsmittelreste zu entfernen und den Resist zu verfestigen, wodurch die Haftung und Stabilität der Schicht verbessert werden.

#### 3. Strukturübertragung mittels Elektronenstrahllithografie (EBL):

Der Elektronenstrahl des EBL-Geräts wird verwendet, um hochpräzise Designs auf den Resist zu schreiben. Dieser Prozess, bekannt als Elektronenstrahllithografie (EBL), ermöglicht die Strukturierung mit einer außergewöhnlich hohen Auflösung, die weit unterhalb der Grenzen der optischen Lithografie liegt. Für die Herstellung der Source- und Drain-Kontakte in diesem Experiment wurden der Resist mit einem Strom von ~ 204 pA belichtet. EBL bietet eine unvergleichliche Präzision bei der Mustererstellung, was sie zu einer unverzichtbaren Technologie in der Forschung und Entwicklung von nanostrukturierten Materialien und Bauelementen macht. Der größte Nachteil dieser Technologie liegt jedoch in ihrer vergleichsweisen langsamen Geschwindigkeit, insbesondere wenn es um die Belichtung größerer Flächen oder die Herstellung von Prototypen in kleineren Serien geht. Dies macht EBL weniger effizient für die Massenproduktion, da die zeitintensive Natur des Prozesses die Herstellungskosten und -zeiten signifikant erhöht.

#### 4. Entwicklung des Resists:

Nach der Belichtung der Probe wurde der Fotolack (Resist) für eine Dauer von 36 Sekunden in der Entwicklerlösung AR 600-56 entwickelt. Dieser Schritt dient dazu, die unbelichteten Bereiche des Resists gezielt zu entfernen, wodurch das darunterliegende Material in den gewünschten Mustern freigelegt wird. Der Entwicklungsprozess stellt sicher, dass die zuvor durch die Belichtung definierten Strukturen präzise und scharfkantig herausgearbeitet werden. Die Genauigkeit dieses Schrittes ist entscheidend, da sie die Qualität und Präzision der nachfolgenden Verarbeitungsschritte maßgeblich beeinflusst. Die exakte Kontrolle der Entwicklungszeit und der Prozessparameter ist von großer Bedeutung, um die Integrität der gewünschten Muster zu gewährleisten und sicherzustellen, dass das Endprodukt die geforderten Spezifikationen erfüllt.

#### 5. Ätzen zur Entfernung der Passivierungsschicht:

Der Ätzvorgang erfolgte in einem zweistufigen Prozess, um die gewünschten Schichten präzise zu entfernen. Im ersten Schritt wurde die Probe in eine Lösung aus gepufferter Flusssäure (HF) getaucht, um die Passivierungsschicht effektiv abzutragen. Anschließend wurde die Probe einem zweiten Ätzschritt unterzogen, bei dem eine Lösung von Jodwasserstoffsäure (HI) verwendet wurde. Dieser Schritt diente dazu, die GeOx-Schicht, die aus Germaniumoxid besteht, gründlich zu reinigen und jegliche verbleibenden Rückstände zu entfernen. Durch diese gezielte Ätzung wird gewährleistet, dass die Oberfläche der Probe sauber, vollständig von unerwünschten Schichten befreit und optimal vorbereitet für die nachfolgenden Verarbeitungsschritte ist.

#### 6. Metallisierung mittels Sputterprozess:

Der Sputterprozess ist ein fortschrittliches physikalisches Verfahren zur Abscheidung dünner Schichten, bei dem beschleunigte Argon-Ionen auf ein Target-Material treffen. Durch diesen Aufprall werden Atome oder Moleküle aus dem Target herausgeschlagen und in Richtung des Substrats beschleunigt, wo sie eine gleichmäßige, atomar dichte Schicht bilden. Diese Methode ist besonders wertvoll in der Halbleitertechnik, da sie eine präzise Kontrolle über die Dicke und Zusammensetzung der abgeschiedenen Schicht ermöglicht. Darüber hinaus bietet das Sputtern eine hervorragende Haftung auf einer Vielzahl von Substratmaterialien, einschließlich solcher, die für andere Abscheidungstechniken problematisch sein könnten. In Tabelle 3.5.1. sind die spezifischen Prozessschritte und Parameter zusammengefasst, die für den hier beschriebenen Sputterprozess angewendet wurden. Diese Schritte wurden sorgfältig abgestimmt, um eine optimale Schichtqualität und Prozessstabilität zu gewährleisten, was entscheidend für die Herstellung hochwertiger elektronischer Bauelemente ist.

Sputtern	Leistung	Zeit
1. Reinigung von Probenhalter	100 W	3 x 60 s
2. Reinigung des Al-targets	100 W	2 x 60 s
3. Al-Abscheidung	50 W	5 x 60 s

Tabele 3.5.1. Procesparameter der Sputter Methode

#### 7. Lift-off-Prozess in Aceton bei 55 °C:

Der Lift-off-Prozess ist ein kritischer Schritt, der überschüssiges Material entfernt, das während des Sputterprozesses auf dem Substrat abgelagert wurde. In diesem Prozess wird Aceton als Lösungsmittel verwendet, um die unerwünschten Metallschichten aufzulösen und vom Substrat zu entfernen. Das Aceton wird auf 55 °C erhitzt, um seine Lösungseigenschaften zu verbessern und den Lift-off-Prozess effizienter zu gestalten. Bei dieser Temperatur werden die Verdampfung und Löslichkeit des Acetons erhöht, was den Abtrag der überschüssigen Materialien beschleunigt. Allerdings ist Vorsicht geboten, da Aceton bei Temperaturen über 55 °C schnell verdampft und explosive sowie leicht entzündliche Luftgemische bilden kann. Daher ist es von größter Bedeutung, die Temperatur strikt unter dieser Schwelle zu halten, um Sicherheitsrisiken zu minimieren.

#### 8. Reinigung im Ultraschallbad:

Nach dem Lift-off-Prozess wird das Substrat in ein Ultraschallbad eingetaucht, um verbleibende Rückstände zu entfernen und eine saubere Oberfläche für die nachfolgenden Prozessschritte zu gewährleisten. Der Einsatz eines Ultraschallbads mit abgestufter Intensität ist besonders effektiv.

- Erster Schritt: Das Substrat wird für 30 Sekunden bei einer niedrigen Intensität von 10 % in das Ultraschallbad eingetaucht. Diese Phase dient der sanften Reinigung, bei der gelöste Materialien aus den Mikro- und Nanobereichen des Substrats entfernt werden.
- Zweiter Schritt: Im Anschluss wird das Substrat für 10 Sekunden bei einer höheren Intensität von 20 % behandelt. Dieser Schritt zielt darauf ab, hartnäckigere Verunreinigungen zu entfernen, die sich möglicherweise nach dem ersten Reinigungsschritt noch auf dem Substrat befinden.

Die Verwendung von Ultraschallwellen ermöglicht es, die Reinigungslösung effektiv in feine Strukturen einzubringen und festhaftende Rückstände zu lösen. Durch diese mehrstufige Reinigung wird eine saubere Oberfläche erreicht, die für die nachfolgende Metallisierung und die Funktionalität des Bauelements entscheidend ist.

#### **9. RTA**

Im Rahmen der Herstellung von Al-Ge-Al-Strukturen spielt das Annealing, das in Abschnitt 3.3 detaillierter erklärt ist, eine zentrale Rolle. Dieser thermische Prozess ist wesentlich für die Bildung der Al-Ge-Al-Schichtstruktur. Durch das kontrollierte Erhitzen des Materials wird die Diffusion von Aluminium- und Germaniumatomen gefördert, was zur Bildung einer homogenen und stabilen Al-Ge-Al-Verbindung führt. Der Annealing-Prozess besteht aus vier kontrollierten Schritten, die darauf abzielen, die gewünschten Materialeigenschaften zu erzielen. In den ersten drei Schritten wird das Material bei einer Temperatur von 350 °C gehalten, während im vierten Schritt die Temperatur auf 400 °C erhöht wird. Diese Temperaturprofile wurden gewählt, um die spezifischen Diffusionsprozesse und die Interaktion zwischen den Aluminiumschichten und dem Germanium zu optimieren. Die genauen Zeitdauern und Bedingungen dieser Schritte sind in Tabelle 3.5.2 dargestellt. Während des Annealings in einer Atmosphäre aus Stickstoff und Wasserstoff (N<sub>2</sub>/H<sub>2</sub>) wird die Oxidation des Materials verhindert, und gleichzeitig führt die H2-Terminierung der Oberfläche zu einer signifikanten Reduktion von Defekten. Dies verbessert die Grenzflächeneigenschaften, indem die Anzahl der Oberflächenfallen ("Traps") verringert wird, was letztlich die elektrische Leistung und Zuverlässigkeit des Bauelements steigert. Dies ist entscheidend, um eine hohe Qualität und Reinheit der Schichtstruktur sicherzustellen. Der Prozess beginnt mit der Diffusion von Aluminium in das Germanium, wodurch eine intermolekulare Verbindung entsteht.

	Temperature	Zeit
Annealing in N2/H2	1. 350 °C	45 s
	2. 350 °C	60 s
	3. 350 °C	90 s
	4. 400 °C	40 s

Tabele 3.5.2. Prozessparameter für rapid thermal annealing

#### ⇒ Danach haben wir den Prozess wiederholt drei Mal auf 400 °C f ür jeweils 25 s!

In Abbildung 3.5.1 lassen sich die signifikanten Unterschiede nach jedem weiteren Annealing-Prozess klar erkennen. Die Kontakte zeigen eine zunehmend bessere Eindiffundierung in das Germanium. Besonders auffällig ist dies im Beispiel c) nach dem dritten Annealing-Schritt, wo die Kontakte nun homogener und tiefer in das Germanium eingedrungen sind.



Abbildung 3.5.1. Vergleich der Probe nach jedem Annealing Schritt: a) erstes Annelaing (oben links); b) zweites Annealing (oben rechts); c) drittes Annealing (unten)

#### 10. Herstellung des Top-Gates

Im Anschluss an diesen Prozessschritt wurden die zuvor beschriebenen Schritte wiederholt, um ein Top-Gate auf der Probe zu erzeugen. Dieser Top-Gate wurde erneut mittels Elektronenstrahllithografie (EBL) hergestellt, wobei zwei Schichten aufgetragen wurden, die erste Schicht für 5 Minuten und die zweite Schicht für 18 Minuten und 45 Sekunden.

Für die Metallisierung des Top-Gates wurde eine Kombination aus Titan (Ti) und Gold (Au) im Verhältnis 10/100 nm verwendet. Diese Schichten wurden unter Einsatz eines Elektronenstrahlverdampfers, dessen Prozess im Detail in Kapitel 3.4. beschrieben wird, aufgebracht. Die Verwendung von Ti/Au als Top-Gate-Materialien bietet ausgezeichnete elektrische Leitfähigkeit und Stabilität, was für die Leistungsfähigkeit des Transistors von zentraler Bedeutung ist.

Dieser detaillierte und präzise Prozess führte zur erfolgreichen Herstellung einer Al-Ge-Al-Nanodraht-Heterostruktur. Diese Struktur bietet ein hohes Potenzial für weiterführende Untersuchungen und Anwendungen in nanoskaligen elektronischen Bauelementen, insbesondere in der Entwicklung von leistungsfähigen und miniaturisierten Transistoren. Die Kombination aus sorgfältiger Prozesssteuerung, hochwertiger Materialwahl und fortschrittlicher Lithografie-Technik ermöglicht es, eine robuste und funktionsfähige Struktur zu schaffen, die als Grundlage für innovative Entwicklungen in der Nanotechnologie dient.

#### 11. Ausheitzsschritt zur Defektdichteniminimierung

Der Ausheizschritt zur Defektdichtenminimierung von Aluminium wurde über einen Zeitraum von 15 Minuten bei einer Temperatur von 85 °C durchgeführt. Dieser sorgfältig kontrollierte thermische Prozess ist von entscheidender Bedeutung, da er die durch den Elektronenstrahl der Elektronenstrahllithografie (EBL) im Halbleiteroxid-Interface erzeugten Defekte beseitigt. Der Elektronenstrahl von der EBL kann Ladungsträgerfallen im Halbleiteroxid-Interface füllen, was die elektrischen Eigenschaften des Halbleiters negativ beeinflusst. Durch den gezielten Temperaturschritt bei 85 °C wird diese unerwünschte Ladungsträgeransammlung reduziert, was zu einer Verbesserung der Materialeigenschaften führt.

### 3.6. Elektrische Charakterizierung

In diesem Abschnitt meiner Masterarbeit werde ich detailliert auf die Methoden eingehen, die wir zur elektrischen Charakterisierung des entwickelten Transistors angewendet haben. Dabei wird nicht nur die Auswahl der spezifischen Messmethoden erläutert, sondern auch deren theoretische Grundlagen und die zugrunde liegenden physikalischen Prinzipien werden eingehend besprochen. Zudem werde ich auf die experimentellen Bedingungen eingehen, die während der Messungen berücksichtigt wurden, einschließlich der verwendeten Geräte und deren Kalibrierung, der Aufbereitung der Proben sowie der spezifischen Parameter, die für die Optimierung der Messgenauigkeit entscheidend waren. Die Ergebnisse zeigen interpolierte Messdaten. Auch die Herausforderungen und potenziellen Fehlerquellen, die bei der Durchführung der Charakterisierungen aufgetreten sind, werden thematisiert, um ein umfassendes Verständnis der Zuverlässigkeit und Aussagekraft der gewonnenen Daten zu ermöglichen. Abschließend wird eine Analyse und Diskussion der Messergebnisse im Kontext aktueller Forschungsergebnisse erfolgen, um die Relevanz und den Beitrag dieser Arbeit zur Weiterentwicklung der Technologie zu verdeutlichen. Die Nachfolgenden Ausführungen basieren auf dem Buch "Semiconductor Material and Device Characterization" von Dieter K. Schroder.

#### 3.6.1. C-V Messungen

Kapazitätsspannungsmessungen (C-V-Messungen) sind ein zentrales Werkzeug zur detaillierten Untersuchung der Gate-Oxid-Qualität in Halbleiterbauelementen. Diese Messungen werden typischerweise an einem zweipoligen Gerät durchgeführt, das als MOS-Kondensator bezeichnet wird. Ein MOS-Kondensator ähnelt einem MOSFET, jedoch ohne Source- und Drain-Anschlüsse. Dabei sind Kapazität und Widerstand parallel geschaltet. Die Kapazität, C, wird definiert als die Änderung der Ladung,  $\Delta Q$ , in einem Bauelement, die durch eine entsprechende Änderung der Spannung,  $\Delta V$ , verursacht wird [57]:

$$\boldsymbol{\mathcal{C}} = \frac{\Delta \mathbf{Q}}{\Delta \mathbf{V}}$$
 (3.1)

Im Rahmen dieser Arbeit wurden C-V-Messungen an Pads unterschiedlicher Größe (75 µm bis 300 µm) durchgeführt. Der Spannungsbereich, in dem die Messungen vorgenommen wurden, erstreckte sich von 1 V bis 3 V bei einer Frequenz von 20 kHz bis 3 MHz. Die Ergebnisse zeigen, dass die untersuchten Materialien meistens bei kleineren Pad-Größen eine höhere Stabilität aufweisen, während die dielektrischen Eigenschaften je nach angelegter Spannung signifikant variieren. Die elektrische Charakterisierung wurde unter Einsatz des Cascade Microtech Summit 11000B-AP Systems durchgeführt, das mit vier Cascade DCM-210-Mikropositionierern ausgestattet ist. Diese Mikropositionierer gewährleisten eine präzise Platzierung der Messnadeln auf den Teststrukturen. Für die Messungen wurde das Keithley 4200 Halbleiter-Charakterisierungsystem verwendet. Dieses System bietet eine hochpräzise DC I-V-, C-V- und Impulscharakterisierung, die für die zuverlässige Analyse der elektrischen Eigenschaften der untersuchten Bauelemente essenziell ist. Durch diese Messungen konnte eine detaillierte Bewertung der Gate-Oxid-Qualität erfolgen, was für die Entwicklung und Optimierung von Halbleiterbauelementen von entscheidender Bedeutung ist.

#### 3.6.2. G-V Messungen

In der Elektrotechnik und Halbleiterphysik stellen die G-V-Messungen (Leitwert-Spannungs-Messungen) ein wesentliches Instrument zur Charakterisierung von Metall-Oxide-Semiconductor (MOS)-Bauelementen dar. Diese Messungen ermöglichen es, wichtige Parameter wie die Ladungsträgerdichte, die Oxidkapazität sowie die Dichte der Grenzflächenzustände (Interface-Traps) zu bestimmen. Basierend auf den methodischen Ansätzen, wie sie im Buch "Semiconductor Material and Device Characterization" von Dieter K. Schroder detailliert beschrieben sind, lässt sich der Prozess und die Analyse von G-Vpräzise erklären. G-V-Messungen Messungen theoretisch basieren auf der Wechselstromanalyse (AC) von Halbleiterbauelementen, wobei der Leitwert G des MOS-Kondensators in Abhängigkeit von der angelegten Gleichspannung Verfasst wird. Der Leitwert G ist hierbei direkt mit der Energieverlustrate des Systems verbunden, die durch dissipative Prozesse wie die Füllung und Leerung von Traps im Oxid und an der Grenzfläche zwischen Halbleiter und Oxid verursacht wird. Diese Traps, oder Grenzflächenzustände, spielen eine zentrale Rolle bei der Bestimmung der elektrischen Eigenschaften des MOS-Systems, da sie zusätzliche Pfade für die Ladungsträgerrekombination und -generation bieten. Die G-V-Kurve zeigt den gemessenen Leitwert G in Abhängigkeit von der angelegten Gate-Spannung V. Diese Kurve enthält wertvolle Informationen über die Dynamik der Ladungsträger und die Präsenz von Defekten. Die G-V-Messung (Leitwert-Spannungs-Messung) ist eine etablierte Methode zur Bestimmung von Dit.

#### **3.6.3.** G-ω als Funktion von ω

Die G/w vs. w-Methode ist eine spezifische Technik zur Bestimmung der Dichte der Grenzflächenzustände (Dit) in MOS-Strukturen (Metal-Oxide-Semiconductor), wie sie in Schroder's Werk "Semiconductor Material and Device Characterization" im Kapitel 6 beschrieben wird. Diese Methode ist besonders nützlich, um eine präzise Charakterisierung der Grenzflächenzustände zu ermöglichen, die an der Halbleiter-Oxid-Grenzfläche auftreten und die Leistung von MOS-Bauelementen erheblich beeinflussen können. Bei der G/ $\omega$  vs.  $\omega$ -Methode wird der frequenzabhängige Leitwert  $G(\omega)$  eines MOS-Kondensators gemessen und durch die Kreisfrequenz  $\omega$  geteilt, um den Wert G/ $\omega$  zu erhalten. Dieser Wert wird dann gegen die Frequenz  $\omega$  aufgetragen, was als G/ $\omega$  vs.  $\omega$ -Plot bezeichnet wird. Die Messung erfolgt typischerweise durch Anlegen einer sinusförmigen Wechselspannung an das Gate des MOS-Kondensators, während die Drain- und Source-Anschlüsse auf einer konstanten Spannung gehalten werden. Die Frequenz der Wechselspannung wird über einen breiten Bereich variiert, um die Reaktion der Grenzflächenzustände über verschiedene Frequenzen hinweg zu erfassen. Der G/w vs. w-Plot zeigt typischerweise einen charakteristischen "Peak", der bei einer bestimmten Frequenz  $\omega$  auftritt. Dieser Peak ist ein Hinweis darauf, dass eine signifikante Anzahl von Grenzflächenzuständen bei dieser Frequenz in Resonanz mit der Wechselspannung steht. Die Höhe und Breite des Peaks sind direkt proportional zur Dichte der Grenzflächenzustände Dit. Der Peak tritt bei einer Frequenz wm auf, die mit der Zeitkonstante der Ladungswechselwirkung der Grenzflächenzustände korreliert ist. Diese Zeitkonstante ist von der Energieverteilung der Grenzflächenzustände abhängig. Ein höherer Peak weist auf eine größere Anzahl von Grenzflächenzuständen hin, während ein flacherer Peak auf eine geringere Dichte hinweist. Durch die Variation der Frequenz w kann der Energieverlauf von Dit über einen breiten Bereich der Bandlücke kartiert werden. Dies erlaubt eine detaillierte Analyse der Qualität der Halbleiter-Oxid-Grenzfläche und identifiziert potenzielle Defekte oder Unregelmäßigkeiten in der Materialstruktur.

#### 3.6.4. Bestimmung der Dichte der Grenzflächenzustände Dit

Die Dichte der Grenzflächenzustände (D<sub>it</sub>) ist ein kritischer Parameter zur Beurteilung der Qualität der Halbleiter-Oxid-Grenzfläche in MOS-Strukturen (Metal-Oxide-Semiconductor). Diese Zustände, die sich an der Grenzfläche zwischen dem Halbleitermaterial und dem Oxid befinden, können die elektrische Leistung von Bauelementen erheblich beeinflussen, indem sie Ladungsträger einfangen und freisetzen. Dies kann zu Instabilitäten und Leistungseinbußen führen. Grenzflächenzustände entstehen durch Störungen in der Kristallstruktur des Halbleiters an der Grenzfläche zum Oxid. Diese Zustände können sowohl Elektronen als auch Löcher einfangen und sind über einen breiten Energiebereich innerhalb der Bandlücke des Halbleiters verteilt. Die Dichte dieser Zustände, D<sub>it</sub>, wird typischerweise in cm<sup>-2</sup>eV<sup>-1</sup> angegeben und gibt die Anzahl der Zustände pro Flächeneinheit und Energieeinheit an.

Die Bestimmung von D<sub>it</sub> ist wichtig, weil hohe Werte auf eine signifikante Anzahl von Defekten an der Grenzfläche hinweisen, die die Funktion von Bauelementen, wie MOSFETs, beeinträchtigen können. D<sub>it</sub> kann beispielsweise zu einer verschlechterten Subschwellensteilheit, einer erhöhten Schwellenspannung und einer geringeren Mobilität der Ladungsträger führen. Die Dichte der Grenzflächenzustände D<sub>it</sub> kann gemäß der Methode von Schroder aus dem gemessenen Leitwert über folgende Beziehung bestimmt werden:

$$D_{it} = \frac{2}{qA} \left(\frac{Gm}{\omega}\right) \max$$
 (3.2.)

Hierbei ist:

- Q die Elementarladung,
- A die effektive Fläche des MOS-Kondensators,
- Gm der maximale Leitwert, und
- ω die Kreisfrequenz.

Diese Beziehung ermöglicht es, D<sub>it</sub> direkt aus den Messdaten zu extrahieren. Es ist wichtig, die Messungen über einen ausreichend großen Frequenzbereich durchzuführen, um eine präzise Bestimmung der Grenzflächenzustände zu gewährleisten.

## **3.6.5.** Transferkennlinie

Besonders interessant für die Charakterisierung von Transistoren ist die Transferkennlinie (Steuerkennlinie). Die Quelle die die Transferkennlinie detailliert erklärt habe ich aus dem Buch Streetman, B. G., & Banerjee, S. K. (2015), Solid State Electronic Devices (7th Edition), Pearson. Die Transferkennlinie eines MOSFET beschreibt die Beziehung zwischen der Gate-Source-Spannung (VGS) und dem Drain-Strom (ID). Die Analyse der Transferkennlinie ist entscheidend für das Verständnis und die Optimierung der Schalteigenschaften und Verstärkereigenschaften von Transistoren, sowohl in analogen als auch in digitalen Schaltungen. Die Transferkennlinie ist für die Auslegung von analogen Schaltungen, wie Verstärker, sowie für digitale Schaltungen, wie CMOS-Logikgatter, von großer Bedeutung. Sie hilft dabei, die Verstärkungseigenschaften des Transistors, die Betriebspunkte und die Schaltcharakteristik zu verstehen und zu optimieren. In der analogen Schaltungstechnik ermöglicht sie die genaue Bestimmung der Verstärkung und des Arbeitspunkts. In digitalen Anwendungen wird sie verwendet, um die Schaltgeschwindigkeit und den Energieverbrauch zu analysieren und zu verbessern. Eine Transferkennlinie stellt den Drain Strom ID in Abhängigkeit von der Gate Spannung VTG dar, während die Drain-Spannung VD und die Source-Spannung VS konstant gehalten werden. Bedingungen sind das die Drain-Spannung VD konstant bei 100 mV gehalten wird und die Source Spannung VS konstant bei -100 mV gehalten wird. Die Transferkennlinie eines Transistors ist eine wesentliche Charakteristik, die das Verhältnis zwischen der Gate-Source-Spannung (VGS) und dem Drain-Strom (ID) in einem (Metal-Oxide-Semiconductor Field-Effect Transistor) beschreibt. MOSFET Sie ist entscheidend für das Verständnis der Schalt- und Verstärkungseigenschaften des Transistors. Die Transferkennlinie zeigt, wie der Drain-Strom (ID) in Abhängigkeit von der Gate-Source-Spannung (VGS) variiert. Es gibt verschiedene Betriebsmodi des MOSFETs, die durch die Transferkennlinie veranschaulicht werden [90]:

#### Abschnitt 1: Subthreshold-Region

Wenn VGS unterhalb der Schwellspannung Vth liegt, ist der MOSFET im Subthreshold-Bereich. In diesem Bereich ist der Drain-Strom (ID) exponentiell abhängig von VGS. Obwohl der Strom sehr gering ist, ist er nicht null, was für niedrige Leckströme in digitalen Schaltungen entscheidend ist.

#### **Abschnitt 2: Lineare-Region**

Sobald VGS die Schwellspannung Vth erreicht, beginnt der MOSFET zu leiten, und der Drain-Strom steigt schnell an. In dieser Region ist ID proportional zu VGS–Vth, was zu einer fast linearen Beziehung zwischen ID und VGS führt, sofern die Drain-Source-Spannung VDS niedrig gehalten wird.

#### Abschnitt 3: Sättigungsregion

Wenn VGS weiter erhöht wird und VDS groß genug ist, tritt der MOSFET in die Sättigungsregion ein. Hier bleibt ID nahezu konstant, unabhängig von weiteren Erhöhungen in VDS. In dieser Region wird ID hauptsächlich durch VGS bestimmt und ist proportional zu (VGS–Vth)<sup>2</sup>.

Durch die Modulation der Gate-Spannung (VG) und das gleichzeitige Anlegen einer festen Spannung an die Source- (VS) oder Drain-Kontakte (VD) kann die Ladungsträgerkonzentration verändert und somit der elektrische Transport durch den Ge-Kanal untersucht werden. Dabei

wurden rückseitige Gate-Spannungen im Bereich von +/- 40 V betrachtet. Um Einflüsse von Strahlung oder Umgebungsluft zu vermeiden, wurden die Messungen der Transferkennlinie auch im Vakuum bei einem Hintergrunddruck von etwa  $2.5 \times 10^{-5}$  mbar mithilfe eines Kryostaten (Cryo Industries CRC-102) durchgeführt. Um zuverlässige Messungen zu gewährleisten, wurden die Ströme IS, ID und IG erfasst und analysiert. Die angelegten Spannungsspitzen wurden je nach Ge-Segmentlänge der Al-Ge-Al NW-Heterostrukturen zwischen 1 mV und 10 mV festgelegt. Zur Minimierung von Ladeeffekten durch parasitäre Kapazitäten während der Messungen wurden eine Anfangswartezeit von 5 Sekunden sowie eine Verzögerungszeit von 250 Millisekunden zwischen den Messpunkten eingehalten. Zur Untersuchung des Einflusses der Sweep-Richtung der Gate-Spannung wurden doppelte Sweeps von xxV zu yy V und zurück durchgeführt, um Hystereseeffekte durch Ladungsträgerfallen zu überprüfen.

#### 3.6.6. Ausgangskennlinie

Die Ausgangskennlinie eines Feldeffekttransistors (FET) ist ein wesentliches Instrument zur Charakterisierung und Analyse der elektrischen Eigenschaften des Transistors. Um diese Kennlinie aufzuzeichnen, wird die Drain-Spannung VD variiert, während die Source-Spannung VS konstant auf 0 V gehalten wird. Dabei werden die resultierenden Drain-Ströme ID in Abhängigkeit von VD für verschiedene Gate-Spannungen VG als Parameter gemessen. Die Ausgangskennlinie liefert detaillierte Informationen über das Verhalten des Transistors in verschiedenen Betriebszuständen, insbesondere über den Übergang von der linearen Region in die Sättigungsregion. Sie ermöglicht es, Parameter wie die Durchlassspannung, den Sättigungsstrom und den Early-Effekt abzuleiten, die für die Auslegung und Anwendung von Transistoren in analogen und digitalen Schaltungen entscheidend sind. In der linearen Region, die durch niedrige VD-Werte gekennzeichnet ist, verhält sich der FET wie ein steuerbarer Widerstand. In der Sättigungsregion, die bei höheren VD-Werten auftritt, wird der Drain-Strom weitgehend unabhängig von VD, was für Schaltanwendungen von besonderer Bedeutung ist. Die Messung der Ausgangskennlinie erfolgt in der Regel mithilfe eines Parameter Analyser oder eines automatisierten Messsystems, bei dem VD kontinuierlich durchfahren wird, während VG auf verschiedene konstante Werte gesetzt wird. Dabei wird VS auf 0 V gehalten, um einen Referenzpunkt zu definieren und die Messungen zu vereinfachen. Durch die Analyse der Form (linear versus exponentiell) der Ausgangskennlinie bei niedrigem VDS ist es möglich, die thermische Emission und das Tunneln des Ladungsträgertransports durch die Schottky-Barriere zu bewerten. Ein typischer Verlauf der Ausgangskennlinie zeigt für niedrige VD-Werte eine fast lineare Zunahme des ID die mit steigendem VD allmählich abflacht, bis in der Sättigungsregion eine nahezu konstante Stromstärke erreicht wird. Der genaue Verlauf hängt stark von der Art des FET (z.B. JFET, MOSFET) und den spezifischen Material- und Fertigungsparametern ab. In den Experimenten haben wir die Drain -Spannung VD variiert für den Bereich von -0,10 V bis + 0,10 und dabei Drain-Strom ID gemessen. Dieser Vorgang wurde für verschiedene Gateden Spannungen VG wiederholt, um das Verhalten des Bauelements in Abhängigkeit von der Gate-Steuerspannung zu analysieren. Durch diese Messungen konnten die charakteristischen ID-VD Kurven für unterschiedliche VG-Werte (-5 V bis 5 V) erstellt und das Schaltverhalten sowie die Verstärkung des Transistors untersucht werden.

# **KAPITEL 4**

## 4. Ergebnisse und Diskussionen

In diesem vorletzten Abschnitt meiner Masterarbeit werden die zentralen Erkenntnisse der Untersuchung von MOS-Bauteilen auf n-dotiertem Germanium dargelegt und eingehend analysiert. Wie bereits zuvor erläutert, wurden verschiedene dielektrische Schichten, darunter HfO<sub>2</sub>, ZrO<sub>2</sub>, HfN und AlN, als Oxide und Nitride untersucht. Der Schwerpunkt dieser Arbeit lag auf der detaillierten Analyse von oxidischen und gefangenen Ladungen, auch bekannt als Interface-Traps, welche die elektrischen Eigenschaften der MOS-Bauteile maßgeblich beeinflussen. Diese Defekte sind von entscheidender Bedeutung für die Zuverlässigkeit und Effizienz von MOS-basierten Geräten, da sie die Leistungsfähigkeit erheblich beeinträchtigen können. Ein besonderer Schwerpunkt lag hierbei auf der Analyse von Grenzflächenladungen (D<sub>it</sub>) und Defekten, die eine zentrale Rolle für die Leistungsfähigkeit und Zuverlässigkeit der MOS-Bauelemente spielen. Zur Untersuchung der Defekte und ihrer Wechselwirkungen wurden kapazitive Messungen (C-V und G-V) durchgeführt. Anhand der kapazitiven Leitwertmessungen G/\omega in Abhängigkeit von der Frequenz, die in einem Bereich von 20 kHz bis 2 MHz variierten, wurde das Verhalten der Interface-Traps analysiert und visualisiert. Die Messungen erfolgten unter Spannungen von -2V bis 2V, angepasst an die spezifischen Eigenschaften der jeweiligen Dielektrika. Darüber hinaus wurde die Rolle der Kontaktpad-Größe untersucht, um den Einfluss der Geometrie auf die Messergebnisse und die Verlässlichkeit der Daten zu bestimmen. Die aus diesen Messungen gewonnenen Daten wurden mit Matlab analysiert und visualisiert. Das hierfür entwickelte Programm basierte auf den Methoden und theoretischen Grundlagen aus dem Werk von Dieter K. Schroder, welches als Referenz für die Auswertung diente. In der Diskussion dieser Ergebnisse wird aufgezeigt, wie die unterschiedlichen Dielektrika die elektrische Performance der MOS-Bauteile beeinflussen und welche Implikationen diese Beobachtungen für die Entwicklung und Optimierung zukünftiger MOS-basierter Technologien haben. Im zweiten Teil der Analyse wird der Fokus auf die Eigenschaften des MOSFETs gelegt, wobei die Transfer- und Ausgangskennlinien eingehend analysiert wurden. Zudem wurde die effektive Schottky-Barriere bestimmt. Dieser Abschnitt bietet einen detaillierten Vergleich zwischen AlN-Ge-NW- und Al2O3-Ge-NW-Strukturen. Ziel dieses Vergleichs ist es, die Eignung dieser Materialien für die Herstellung von MOSFET-Strukturen zu bewerten, um eine optimierte Leistungsfähigkeit zu gewährleisten. Zudem werden die methodischen Ansätze kritisch reflektiert und mögliche Verbesserungen für zukünftige Studien vorgeschlagen, um die Charakterisierung und das Verständnis von Interface-Traps weiter zu vertiefen.

## 4.1. C-V Messungen (MOS-Bauteile)

Die in Abbildung 4.1.1. dargestellten Graphen zeigen die Kapazitäts-Spannung (C-V) Kennlinien von vier unterschiedlichen High-k Materialien: a) Aluminium-Nitrid (AlN), b) Hafnium-Nitrid (HfN), c) Hafnium-Dioxid (HfO<sub>2</sub>), und d) Zirkonium-Dioxid (ZrO<sub>2</sub>). Diese Messungen wurden bei verschiedenen Frequenzen im Bereich von 20 kHz bis 2 MHz durchgeführt. Die x-Achse der Diagramme stellt das elektrische Feld E in MV/cm dar, das aus der angelegten Spannung dividiert durch die Dicke der dielektrischen Schicht berechnet wurde. Die y-Achse zeigt die Kapazität C in pF an. Jede Linie im Diagramm entspricht einer spezifischen Frequenz, was die Untersuchung der Frequenzabhängigkeit der Kapazitätsveränderungen ermöglicht. Die Frequenzabhängigkeit der C-V Kurven ist ein wichtiger Indikator für die Qualität und dielektrischen Eigenschaften der untersuchten Materialien. Bei Aluminium-Nitrid (Abbildung 4.1.1 a) verlaufen die C-V Kurven für verschiedene Frequenzen eng beieinander, was auf eine geringere Frequenzabhängigkeit hindeutet. Dies deutet darauf hin, dass das Material eine geringere Anzahl von Ladungstraps aufweist, die mit den Ladungsträgern interagieren. Insbesondere in der Depletionsregion zeigt die Kapazität eine leichte Abnahme, was möglicherweise auf das Vorhandensein von Grenzflächendefekten hindeutet. Diese Traps können die Bewegung der Ladungsträger behindern, was zu einer geringfügigen Kapazitätsänderung führt. Im Akkumulationsbereich (von 0 MV/cm bis 2 MV/cm) bleibt die Kapazität stabil, was weiter darauf hinweist, dass nur wenige Traps vorhanden sind, die die Ladungsträger signifikant beeinflussen. Die Abwesenheit signifikanter "Hügel" in den Kurven bestätigt, dass es nur eine begrenzte Anzahl von Grenzflächenfallen gibt, die in der Lage sind, Ladungsträger einzufangen und wieder freizusetzen. Ähnlich wie bei AlN zeigt HfN (Abbildung 4.1.1.b) ebenfalls eine enge Anordnung der C-V Kurven bei verschiedenen Frequenzen, was auf eine geringe Frequenzabhängigkeit hindeutet. Die geringe Frequenzabhängigkeit und die leichte Abnahme der Kapazität in der Depletionsregion deuten auch hier auf das Vorhandensein von Grenzflächen- und Bordertraps hin. Diese Traps scheinen jedoch in einer geringeren Konzentration vorhanden zu sein als in HfO2 oder ZrO2, was die relativ stabile Kapazität in der Akkumulationsregion erklärt. Auch hier sind keine signifikanten Hügel in der Kurve sichtbar, was die geringe Dichte an Grenzflächenfallen bestätigt. Im Gegensatz dazu zeigen die C-V Kennlinien von HfO<sub>2</sub> (Abbildung 4.1.1.c) und ZrO<sub>2</sub> (Abbildung 4.1.1.d) eine deutlich höhere Frequenzabhängigkeit, die durch eine größere Abweichung der Kurven bei höheren Frequenzen gekennzeichnet ist.



Abbildung 4.1.1. Kapazitäts-Spannung (C-V) Kennlinien von vier unterschiedlichen High-k Materialien: a) Aluminium-Nitrid (AlN) (oben links), b) Hafnium-Nitrid (HfN) (oben rechts), c) Hafnium-Dioxid (HfO<sub>2</sub>) (unten links), d) Zirkonium-Dioxid (ZrO<sub>2</sub>) (unten rechts). Daten sind interpoliert.

Hafnium-Dioxid zeigt eine deutlich ausgeprägtere Frequenzabhängigkeit, insbesondere in der Akkumulationsregion, was auf eine größere Anzahl von Defekten im Material hindeutet. Diese Defekte beeinflussen die Bewegung der Ladungsträger stärker, was zu einer signifikanten Variation der Kapazität bei unterschiedlichen Frequenzen führt. Dies könnte darauf hindeuten, dass HfO2 eine höhere Dichte an Bordertraps aufweist, die bei höheren Frequenzen zu einer verzögerten Reaktion der Ladungsträger führt. Ähnlich wie bei HfO2 zeigt auch Zirkonium-Dioxid eine ausgeprägte Frequenzabhängigkeit mit einer deutlichen Abweichung der C-V Kurven bei höheren Frequenzen. Diese Abweichung ist ein starkes Indiz für eine hohe Anzahl von Defekten im Material, die die Ladungsträgerbewegung stark beeinflussen. Die starke Abweichung der Kurven im Akkumulationsbereich deutet darauf hin, dass diese Defekte besonders in diesem Bereich aktiv sind und die Kapazität beeinflussen. Insgesamt zeigt der Vergleich der Materialien, dass AlN und HfN eine relativ geringe Dichte an Defekten aufweisen, was zu einer geringeren Frequenzabhängigkeit und stabileren C-V Kurven führt. Im Gegensatz dazu weisen HfO2 und ZrO2 eine höhere Anzahl auf, was sich in einer stärkeren Frequenzabhängigkeit und einer deutlichen Abweichung der C-V Kurven bei höheren Kapazitäten äußert. Diese Beobachtungen sind entscheidend für die Bewertung der Materialqualität und der potenziellen Anwendungen der Materialien in Hochfrequenzbauteilen oder anderen elektronischen Anwendungen, bei denen die dielektrischen Eigenschaften eine kritische Rolle spielen.

#### 4.2. G-V Messungen (MOS Bauteile)

In diesem Abschnitt werden die elektrischen Eigenschaften der untersuchten Materialien unter besonderer Berücksichtigung der Trapp-Effekte detailliert analysiert. Die Analyse basiert auf den Leitwert-Spannungs-Kennlinien (G-V), die das Verhalten der Materialien unter verschiedenen elektrischen Feldern und Frequenzen beschreiben. Die x-Achse stellt das elektrische Feld dar, während die y-Achse den Leitwert (G in Siemens) repräsentiert. Jede Kurve entspricht einer spezifischen Frequenz, wobei gelbe Linien niedrigere Frequenzen und blaue Linien höhere Frequenzen darstellen. Der Frequenzbereich reicht von 20 kHz bis 2 MHz. Die Kennlinien erstrecken sich über einen Spannungsbereich von -2 V bis +2 V, wodurch das Verhalten der Materialien sowohl bei negativen als auch bei positiven elektrischen Feldern erfasst wird. Fallen, auch als Trapps bezeichnet, sind Defekte oder Störstellen im Kristallgitter oder an Grenzflächen, die Elektronen oder andere Ladungsträger einfangen können. Diese Fallen spielen eine entscheidende Rolle für die elektrischen Eigenschaften der Materialien, da sie die Bewegung der Ladungsträger erheblich beeinflussen. Bei niedrigen Frequenzen haben die Ladungsträger genügend Zeit, um in die Fallen einzutreten und dort gefangen zu werden, was zu einer Reduktion der Leitfähigkeit führt. Dieser Effekt zeigt sich in einer deutlichen Abnahme des Leitwertes bei niedrigeren Frequenzen, insbesondere bei negativen elektrischen Feldern. Mit steigender Frequenz verringert sich jedoch die Wahrscheinlichkeit, dass die Ladungsträger in die Fallen gelangen, da die Zeit, die den Elektronen zur Verfügung steht, um von den Fallen eingefangen zu werden, stark reduziert wird. Dies führt zu einer Erhöhung der Leitfähigkeit, da die Elektronen sich freier durch das Material bewegen können. Darüber hinaus kann ein starkes elektrisches Feld den Ladungsträgern genug Energie verleihen, um aus den Fallen zu entkommen, was ebenfalls zu einer Zunahme der Leitfähigkeit führt. Die Untersuchung der G-V-Kennlinien zeigt, dass die verschiedenen Materialien unterschiedliche Fallen-Eigenschaften aufweisen, was sich direkt auf ihre elektrischen Eigenschaften auswirkt. Diese Erkenntnisse sind besonders relevant für Anwendungen, die stabile elektrische Eigenschaften erfordern.

Die Leitwert-Spannungs-Kurven für AlN zeigen eine ausgeprägte Abhängigkeit der Leitfähigkeit von der elektrischen Feldstärke. Bei negativen Feldern bleibt die Leitfähigkeit relativ konstant, während sie bei positiven Feldern signifikant ansteigt. Dieser Anstieg des Leitwerts bei positiven Feldern deutet auf die Entleerung von Fallen hin, die bei höheren Feldstärken erfolgt. Die Analyse zeigt, dass bei niedrigen Frequenzen die Elektronen den Fallen folgen können, was zu einer geringeren Leitfähigkeit führt. Bei höheren Frequenzen jedoch, wenn die Elektronen nicht mehr in die Fallen gelangen, erhöht sich der Leitwert. Dies deutet darauf hin, wie in der C-V Analyse, dass AlN moderate Fallen-Konzentrationen aufweist. HfO2 zeigt ebenfalls eine signifikante Abhängigkeit der Leitfähigkeit von der Frequenz und dem elektrischen Feld. Insbesondere fällt der breite Abstand zwischen den Kurven bei niedrigen Frequenzen auf, was auf eine hohe Fallen-Konzentration hindeutet. Der deutliche Anstieg der Leitfähigkeit bei mittleren elektrischen Feldern kann darauf zurückgeführt werden, dass Elektronen beginnen, aus den Fallen zu entkommen. Dieser Effekt ist besonders vorteilhaft für Anwendungen wie MOSFETs, da er zur Reduzierung von Verzögerungen und zur Verbesserung der Schaltcharakteristik beiträgt. Die hohe Leitfähigkeit von HfO2 bei hohen Frequenzen macht es zu einem vielversprechenden Material für Hochfrequenzanwendungen und schnelle digitale Schaltungen. Die G-V-Kurven für HfN zeigen einen vergleichsweisen konstanten Verlauf, wobei bei höheren Frequenzen ein deutlicher Anstieg der Leitfähigkeit zu beobachten ist. Dieser Anstieg ist nicht so ausgeprägt wie bei AlN oder HfO<sub>2</sub>, jedoch dennoch signifikant. Der geringe Abstand zwischen den Frequenzsweeps deutet darauf hin, dass HfN eine relativ niedrige Fallen-Konzentration aufweist, was zu einer stabilen Leitfähigkeit über einen breiten Frequenzbereich führt. Dies könnte HfN zu einem geeigneten Kandidaten für Anwendungen machen, die eine gleichmäßige Leistung über verschiedene Frequenzen hinweg erfordern. Bei ZrO2 ist ein markanter Abstand zwischen den Kurven bei niedrigen Frequenzen zu beobachten, was auf eine starke Wechselwirkung zwischen den Fallen, dem elektrischen Feld und der Frequenz hinweist. Im Gegensatz zu den anderen Materialien zeigt ZrO<sub>2</sub> keinen signifikanten Anstieg der Leitfähigkeit bei positiven Feldern, was ebenfalls auf eine hohe Konzentration an Defekten schließen lässt. Diese Eigenschaft kann nachteilig für bestimmte Anwendungen sein, in denen eine hohe Leitfähigkeit unter positiven elektrischen Feldern erwünscht ist. Die Analyse der Leitwert-Spannungs-Kennlinien hat gezeigt, dass die verschiedenen Materialien unterschiedlich stark von Trapp-Effekten beeinflusst werden.



Abbildung 4.2.1. Leitwert-Spannungs (G-V) Kennlinien von vier unterschiedlichen High-k Materialien: a) Aluminium-Nitrid (AlN) (oben links), b) Hafnium-Nitrid (HfN) (oben rechts), c) Hafnium-Dioxid (HfO<sub>2</sub>) (unten links), d) Zirkonium-Dioxid (ZrO<sub>2</sub>) (unten rechts). Daten sind interpoliert.

#### 4.2.1. Postannelaing Einfluss (AlN Beispiel)

Dieser Abschnitt beschränkt sich auf den Einfluss von Annealing auf AlN. Der Post-Annealing-Prozess hat sich als entscheidender Faktor für die Optimierung der elektrischen Eigenschaften der untersuchten Materialien erwiesen, was sich deutlich im G-E-Diagramm widerspiegelt. Der Post-Annealing-Prozess hat eine signifikante Verbesserung der Leitwert-Elektrisches Feld-Kennlinien (G-E) bewirkt. Dieser Anstieg deutet darauf hin, dass die Elektronen bei höheren elektrischen Feldern leichter aus den Fallen freigesetzt werden können, was auf eine effektivere Reduzierung der Fallen durch den Annealing-Prozess hinweist. Diese Veränderungen sind ein klares Indiz dafür, dass das Annealing die Qualität des Materials durch die Reduzierung von Defekten und Fallen verbessert. Die resultierende gleichmäßigere und steilere Kurve im G-E-Diagramm unterstreicht die Bedeutung des Post-Annealing für die Optimierung der elektrischen Performance von Materialien, die in Hochleistungsanwendungen eingesetzt werden sollen. Insgesamt zeigt das G-E-Diagramm nach dem Annealing, dass das Material eine verbesserte Leitfähigkeit und eine stabilere Reaktion auf die steigende elektrische Felder aufweist. Dies macht das Material besonders geeignet für Anwendungen, bei denen eine zuverlässige und hohe Leitfähigkeit erforderlich ist, insbesondere unter Bedingungen variabler elektrischer Felder.



Abbildung 4.2.1.1. Postannealing Prozess: Vergleich der AlN Probe nach dem ersten (links) und nach dem zweitem annelaing (rechts). Daten sind interpoliert.

## 4.3. G/ $\omega$ als Funktion von $\omega$ (MOS Bauteile)

Die Diagramme zeigen die frequenzabhängige Leitfähigkeit G/w (in S/cm<sup>2</sup>) als Funktion der Kreisfrequenz  $\omega$  (in s<sup>-1</sup>) für vier verschiedene dielektrische Materialien: Aluminium-Nitrid (AlN) und Hafnium-Nitrid (HfN) und Oxide ZrO2, HfO2 jeweils mit einer Pad-Größe von 200 µm. Diese Diagramme sind essenziell für die Analyse von Fallen (traps) in diesen Materialien, wie in Schroders "Semiconductor Material and Device Characterization" (Kapitel 6) beschrieben. Die Peaks in der Leitfähigkeit geben Hinweise auf die Dichte und die Dynamik der Fallen. In Schroders Buch wird erklärt, dass die Frequenz, bei der der Peak auftritt, mit der Zeitkonstante der Fallen korrespondiert, die durch die Energetik und die Kapazität der Fallen bestimmt wird. Die Höhe des Peaks ist proportional zur Fallen-Dichte. Ein höherer Peak bei HfN im Vergleich zu AlN könnte darauf hindeuten, dass HfN eine höhere Dichte von Defekten aufweist, die bei diesen Frequenzen aktiv sind. Die Position und Breite der Peaks geben auch Einblicke in die Dynamik der Ladungsträger. Ein Peak bei einer höheren Frequenz bedeutet, dass die Ladungsträger schneller zwischen den Fallen hin- und herbewegt werden. Dies könnte auf eine höhere Beweglichkeit der Ladungsträger oder eine geringere Barriere für die Fallenentladung hinweisen. Die Höhe der Peaks in den Diagrammen gibt Hinweise auf die relative Fallen-Dichte in den Materialien. HfN, ZrO2, und HfO2 zeigen höhere Peaks als AlN, was darauf hindeutet, dass diese Materialien eine größere Anzahl von Fallen aufweisen, die bei den entsprechenden Frequenzen aktiv sind. Bei AlN bleibt die Position dieser Peaks relativ konstant, was darauf hindeutet, dass die Frequenz, bei der die Fallen aktiv werden, sich nicht stark mit der Spannung ändert. Die Peaks sind also hauptsächlich in dem Frequenzbereich 10<sup>6</sup> bis 10<sup>7</sup> s<sup>-1</sup> angesiedelt. Beim Sweep von -2V (blaue Kurven) zu +2V (grüne Kurven) zeigt sich, dass die Höhe der Peaks mit steigender Spannung ansteigt. Dies deutet darauf hin, dass die Fallen in AlN bei höheren Spannungen stärker aktiv sind. Die Kurven scheinen sich geringfügig nach rechts zu verschieben, wenn die Spannung von negativ nach positiv wechselt. Dies könnte darauf hinweisen, dass die Zeitkonstante der Fallen sich leicht mit der angelegten Spannung ändert, was die Dynamik der Ladungsträger beeinflusst. Die Peaks erscheinen breit, was darauf hinweisen könnte, dass es eine Verteilung von Fallen mit unterschiedlichen Zeitkonstanten gibt, die alle in diesem Frequenzbereich aktiv sind. Das deutet auf eine gewisse Heterogenität in den Fallen-Eigenschaften in AlN hin. Die Peaks bei ZrO<sub>2</sub> sind bei negativen Spannungen (blau) höher als bei positiven Spannungen (grün). Dies deutet darauf hin, dass die Fallen in ZrO2 bei negativen Spannungen stärker aktiv sind. Die Peak-Höhe nimmt bei steigender positiver Spannung ab, was auf eine geringere Aktivität oder Füllung der Fallen bei positiven Spannungen hinweist. Die Höhe der Peaks bei HfO2 scheint sich bei unterschiedlichen Spannungen nicht wesentlich zu verändern. Dies könnte darauf hinweisen, dass die Dichte der aktiven Fallen über den gesamten Spannungsbereich hinweg konstant bleibt und die Fallen unabhängig von der angelegten Spannung in ähnlichem Maße zur Leitfähigkeit beitragen.



Abbildung 4.3.1. frequenzabhängige Leitfähigkeit G/ω als Funktion der Kreisfrequenz ω für vier unterschiedlichen High-k Materialien: a) Aluminium-Nitrid (AlN) (oben links), b) Hafnium-Nitrid (HfN) (oben rechts), c) Hafnium-Dioxid (HfO<sub>2</sub>) (unten links), d) Zirkonium-Dioxid (ZrO<sub>2</sub>) (unten rechts). Daten sind interpoliert.

Die Tatsache, dass die Peaks weder bei positiven noch bei negativen Spannungen signifikant ansteigen oder abfallen, könnte darauf hindeuten, dass das Material eine stabile Fallenpopulation hat, die durch die Spannungsänderung nicht wesentlich beeinflusst wird. Wenn die Peaks sowohl in Höhe als auch in Position stabil bleiben, spricht dies für eine gute Stabilität und Zuverlässigkeit des Materials unter verschiedenen Spannungsbedingungen. Dies ist ein positives Merkmal, da es darauf hinweist, dass die elektrischen Eigenschaften des Materials gleichmäßig sind und weniger anfällig für Schwankungen aufgrund von Spannungsänderungen. Die Konstanz der Peaks deutet darauf hin, dass die Fallen im Material eine einheitliche Verteilung von Zeitkonstanten und Energieniveaus haben, die durch die äußere Spannung nicht beeinflusst werden. Dies könnte darauf hindeuten, dass die Fallen tief in der Bandlücke liegen oder dass die Fallen-Dichte unabhängig von der angelegten Spannung ist.

# 4.3.1. Einfluss der Kontaktpadgröße (Vergleich HfO2 und AlN)

Die Größe der Kontakt-Pads spielt eine wesentliche Rolle bei der Charakterisierung von Halbleiter-Oxid-Strukturen, wie in Abbildung 4.3.1.1 dargestellt. Durch die Anpassung der Pad-Größe lassen sich verschiedene elektrische Eigenschaften der Strukturen gezielt beeinflussen und optimieren.



Abbildung 4.3.1.1. Pad Größe Einfluss (Vergleich HfO2 und AlN)

Die richtige Wahl der Pad-Größe ermöglicht daher eine detaillierte und anwendungsspezifische Analyse der Halbleiter-Oxid-Strukturen und trägt entscheidend zur Genauigkeit und Aussagekraft der Charakterisierungsmethoden bei.

Zum Beispiel hat sich gezeigt, dass HfO<sub>2</sub> (Hafniumdioxid) bei kleineren Pads, etwa 75 Mikrometer, konsistentere und aussagekräftigere Messergebnisse liefert im Vergleich zu größeren Pads mit 300 Mikrometern (sehe Abbildung 4.3.1.1.). Der Grund dafür könnte in der gleichmäßigeren Stromdichteverteilung und der erhöhten Empfindlichkeit für lokale Phänomene liegen, die bei kleineren Pads stärker zur Geltung kommen. Im Gegensatz dazu zeigt AlN (Aluminiumnitrid) bessere Messergebnisse bei größeren Pads von 300 Mikrometern. Hier könnte die größere Fläche dazu beitragen, das elektrische Signal über die gesamte Grenzfläche besser zu integrieren und mögliche Inhomogenitäten oder lokale Defekte zu mitteln, was zu stabileren und repräsentativeren Messwerten führt (sehe Abbildung 4.3.1.1.). Diese Beobachtungen machen deutlich, dass die Wahl der Pad-Größe einen erheblichen Einfluss auf die Qualität und Aussagekraft von Messungen. Für eine präzise Charakterisierung muss daher die Pad-Größe sorgfältig auf das spezifische Material und die gewünschte Messauflösung abgestimmt werden. Eine optimale Pad-Größe kann die Empfindlichkeit der Messung maximieren und so eine genauere Bestimmung der elektrischen Eigenschaften der untersuchten Materialien ermöglichen.

## 4.4. D<sub>it</sub> (MOS Bauteile)

Die Dit-Kurve ist in beiden Diagrammen durch die schwarze Linie dargestellt. Dit zeigt die Anzahl der Zustände pro Flächeneinheit und Energieintervall, die an der Halbleiter-Oxid-Grenzfläche existieren. Bei den Nitriden (AlN und HfN) in beiden Diagrammen fällt die Dit-Kurve anfangs ab und erreicht ein Minimum, bevor sie wieder ansteigt. Dieses Verhalten kann auf eine initiale Reduktion der Defekte durch die Anreicherung von Ladungsträgern zurückzuführen sein, gefolgt von einer Zunahme aufgrund von möglichen neuen Defekten oder einer Veränderung der Grenzflächenbeschaffenheit. Die τ-Kurve, dargestellt in Rot, beschreibt die Zeit, die ein eingefangener Ladungsträger benötigt, um sich aus einem Grenzflächenzustand zu lösen. Dies ist direkt mit der Fähigkeit der Grenzflächenzustände verknüpft, Ladungsträger einzufangen und freizusetzen. In beiden Diagrammen nimmt 7 zunächst zu und erreicht dann eine Sättigung, nur das bei HfN die  $\tau$ -Kurve eine gleichmäßige Zunahme zeigt und das könnte darauf hindeuten, dass die Grenzflächenzustände bei HfN relativ homogen sind. Bei AlN zeigt die τ -Kurve eine Serie von Sprüngen oder Plateau-Bildungen, insbesondere bei höheren Werten der unabhängigen der Energie (eV). Diese Diskontinuitäten können auf verschiedene physikalische Phänomene hinweisen, wie z.B das die AlN-Grenzfläche heterogener sein könnte, was bedeutet, dass verschiedene Typen von Zuständen unterschiedlich auf die äußeren Bedingungen reagieren. Es könnte auch sein, dass es bei bestimmten Bedingungen zu Phasenübergängen oder strukturellen Änderungen im Material kommt, die die Relaxationsdynamik abrupt ändern. Die unregelmäßige Kurve könnte auch auf komplexe Effekte beim Einfangen und Freisetzen von Ladungsträgern hinweisen, wo bestimmte Zustände oder Defekte dominanter werden. So ein unregelmäßigere Kurven Verlauf ist besonders bei ZrO2 zu beobachten. ALN zeigt eine geringere Dit Vergleich zu anderen Materialien, was darauf hindeutet, dass die Qualität der Grenzfläche bei ALN besser ist. Ein geringerer Dit bedeutet weniger Defekte und somit weniger negative Auswirkungen auf die Bauelementleistung. Die τ-Werte für ALN, ZrO<sub>2</sub> und HfO<sub>2</sub> sind höher als die für HfN, was darauf hindeutet, dass die Grenzflächenzustände dieser Dielektrika, Ladungsträger länger festhalten können.

Dies könnte ein Hinweis auf tiefere oder stärker gebundene Zustände sein, die sich nur schwieriger lösen lassen. Die AlN-Technologie scheint eine bessere Grenzflächenqualität zu bieten im vergleich mit anderen. Dies deutet auf weniger Defekte und stabilere elektronische Eigenschaften hin.



Abbildung 4.4.1. D<sub>it</sub>-Kurven für vier unterschiedlichen High-k Materialien: a) Aluminium-Nitrid (AlN) (oben links), b) Hafnium-Nitrid (HfN) (oben rechts), c) Hafnium-Dioxid (HfO<sub>2</sub>) (unten links), d) Zirkonium-Dioxid (ZrO<sub>2</sub>) (unten rechts)

Für Anwendungen, bei denen eine stabile und langlebige Ladungsspeicherung erforderlich ist, könnte AlN bevorzugt werden. Andererseits könnte HfN in Anwendungen mit schnellen Schaltanforderungen vorteilhaft sein, trotz der anwesenden Dit-Werte. Die Dit Kurve (schwarz) für ZrO2 zeigt einen fast konstanten Verlauf bei niedrigeren Werten, bevor sie bei höheren Werten der Energie (eV) deutlich ansteigt. Dieser Verlauf deutet darauf hin, dass die Grenzflächenzustände bei ZrO2 zunächst stabil sind, aber bei höheren Bedingungen der Energie signifikant zunehmen, was auf eine mögliche Verschlechterung der Grenzfläche oder die Entstehung zusätzlicher Defekte hinweist. Die  $\tau$ -Kurve (rot) für ZrO<sub>2</sub> zeigt eine deutliche treppenartige Struktur, ähnlich wie bei AlN, allerdings mit signifikanten Sprüngen und Plateaus. Ähnlich wie bei ZrO<sub>2</sub> zeigt auch AlN eine unregelmäßige  $\tau$ -Kurve, jedoch mit insgesamt niedrigeren t-Werten. Dies könnte darauf hindeuten, dass die Ladungsträger in AlN weniger stark gebunden sind und schneller freigesetzt werden können. Die Stufen in der Kurve deuten auf komplexe Defekt- oder Phänomen Mechanismen hin, die möglicherweise von mehreren Faktoren beeinflusst werden. Im Vergleich zu anderen weist ZrO2 mehr Unregelmäßigkeiten auf, was auf eine weniger homogene Grenzfläche hindeutet. Im Vergleich zu anderen untersuchten Materialien zeigt lediglich HfO2 (Hafniumdioxid) einen homogenen Verlauf der Dit-Kurve, wobei die Dichte der Grenzflächenzustände relativ stabil bleibt und keine signifikanten Schwankungen oder abrupten Änderungen aufweist.

## 4.5. Transferkennlinien für Ge-AlN-NW und Ge-Al<sub>2</sub>O<sub>3</sub>-NW (MOSFET)

Die Kurven in Abbildung 4.5.1 zeigen den typischen Verlauf einer Transferkennlinie eines FETs. Auf der Y-Achse ist der Drain Strom ID, gemessen in Ampere (A), die Skala ist logarithmisch und reicht von 100 pA (Picoampere) bis zu 10 Mikroampere. Die Horizontale X-Achse bezeichnet als VTG (Top-Gate-Spannung) ist gemessen in Volt (V) und die Spannung reicht von -5 V bis +5 V. Es sind verschiedene Kurven dargestellt, jede repräsentiert eine andere Probe, die durch andere Farbe und unterschiedliche Werte der NW-Länge dargestellt ist. Der Drain-Strom ID zunächst bei negativen Gate-Spannung niedrig ist und dann bei positiver Gate-Spannung ansteigt. Dieser Anstieg ist ein Hinweis darauf, dass der Transistor in den leitenden Zustand übergeht, wenn die Gate-Spannung VTG positiv wird. Die Transferkennlinie für Ge-Al<sub>2</sub>O<sub>3</sub> NW zeigt eine Hysterese, das heißt der Pfad bei der Erhöhung der Spannung ist nicht identisch mit dem Pfad beim Verringern der Spannung. Dies deutet auf Ladungsfallen in Dielektrikum oder an den Grenzflächen hin, die durch hohe Spannungen beeinflusst werden. Subthreshold-Slope (SS), der Bereich bei niedrigen ID-Werten (links von 0 V) zeigt, wie steil der Strom ansteigt, wenn die Spannung VTG erhöht wird. Dies ist wichtig für die Bewertung der Effizienz des Transistors beim Umschalten von "aus" nach "ein". Der "Off" Strom ist der minimale Strom bei sehr niedrigen VTG-Werten (typischerweise negativ) und der "On" Strom ist der maximale Strom bei hohen VTG-Werten (typischerweise positiv). In dem Negativen Gate-Spannungsbereich (ca. -5 V bis -2 V) ist der Drain Strom ID sehr niedrig, was darauf hinweist, dass der Transistor sich im "Off" Zustand befindet, da die Gate-Spannung zu niedrig ist, um einen signifikanten Stromfluss zu ermöglichen. Bei dem Übergangsbereich (ca. -2 V bis 0 V) beginnt der ID anzusteigen und der Transistor übergeht in den "On" Zustand. Dies ist der Bereich, in dem die Subthreshold (SS) relevant ist und die Effizienz des Umschaltens bewertet werden kann. In positiven Spannungsbereich (0 V bis 5 V) befindet sich der Transistor in vollständigen "On" Zustand" und ermöglicht einen maximalen Stromfluss.

Die Länge der NW scheint für beide Material Sorten eine Rolle zu spielen, längere NW neigen dazu, höhere Ströme zu zeigen, dies deutet darauf das längere NW eine bessere Leitfähigkeit aufweisen. Al<sub>2</sub>O<sub>3</sub> Proben zeigen tendenziell höhere Ströme bei vergleichbaren Spannungen im Vergleich zu dem AlN-Proben. Dies könnte auf eine bessere Leitfähigkeit oder geringere Defekte in der Al<sub>2</sub>O<sub>3</sub> Probe hinweisen. Der Off-State-Strom (bei VTG < 0) ist bei AlN-Proben generell niedriger als bei Al<sub>2</sub>O<sub>3</sub> Proben, was auf eine bessere Kontrolle des Transistors in ausgeschaltenen Zustand hinweisen könnte. Al<sub>2</sub>O<sub>3</sub> zeigt höhere Ströme und könnte daher für Anwendungen bevorzugt werden, die höhere Ströme bei niedrigen Spannungen benötigen.



Abbildung 4.5.1. Vergleich der Transferkennlinien eines FETs, für Ge-Al2O3-NW (links) und Ge-AlN-NW (rechst)

## 4.6. Ausgangskennlinien für Ge-AlN-NW und Ge-Al<sub>2</sub>O<sub>3</sub> -NW (MOSFET)

Die bereitgestellten Diagramme zeigen die Ausgangskennlinien (ID vs VD) von Bauelementen mit Al<sub>2</sub>O<sub>3</sub> (links) und AlN (rechts) als Gate-Dielektrika, gemessen bei verschiedenen Gate-Spannungen (VTG). Diese Kennlinien sind entscheidend, um das Verhalten der Bauelemente unter verschiedenen Betriebsbedingungen zu verstehen. Die beiden Bauelemente verwenden unterschiedliche Gate-Dielektrika: Al2O3 (Aluminiumoxid) und AlN (Aluminiumnitrid). Diese Materialien beeinflussen die elektrischen Eigenschaften des Bauelements erheblich, wie beispielsweise die Schwellenspannung, den Leckstrom und die Gesamtleistung. Die Bauelemente haben nahezu identische Kanallängen, wobei das Al<sub>2</sub>O<sub>3</sub>-Bauelement eine Länge von 937 nm und das AlN-Bauelement eine Länge von 940 nm aufweist. Diese Ähnlichkeit ermöglicht einen direkten Vergleich der Einflüsse der beiden Materialien auf das Verhalten der Bauelemente. Der Drainstrom (ID) wird auf einer logarithmischen Skala dargestellt, auf der vertikalen Achse, die von Femptoampere (fA) bis Mikroampere (µA) reicht. Diese logarithmische Skala ist entscheidend, um den weiten Bereich von Strömen zu erfassen, von sehr niedrigen (Subschwellen- oder Leckströme) bis hin zu hohen (Sättigung) Werten. Die Drain-Spannung (VD) auf der horizontalen Achse, wird über einen kleinen Bereich von -0.1 V bis 0.1 V aufgetragen. Dieser Bereich konzentriert sich auf den Nah-Null-Bereich, der für den Betrieb bei niedrigen Spannungen und das Verständnis des Beginns der Leitfähigkeit und des Leckverhaltens entscheidend ist. Beide Bauelemente zeigen symmetrische ID vs VD-Kennlinien, was darauf hindeutet, dass der Leitfähigkeitsmechanismus unabhängig von der Polarität von VD konsistent ist. Diese Symmetrie deutet darauf hin, dass die Bauelemente eine ausgewogene Elektronen- und Löcherleitung haben. Die Stromstärken sind im Allgemeinen niedriger als bei den AlN-Bauelementen bei gleicher VTG. Dies weist darauf hin, dass Al<sub>2</sub>O<sub>3</sub> einen höheren Widerstand oder eine niedrigere Ladungsträgermobilität im Vergleich zu AlN aufweist, was zu einem reduzierten Drainstrom führt. Das AlN-Bauelement zeigt höhere Drainströme, was auf eine bessere Ladungsträgermobilität oder einen niedrigeren Widerstand hinweist, möglicherweise aufgrund der inhärenten Eigenschaften des Materials oder Unterschiede in der Qualität der Grenzfläche zwischen Gate-Dielektrikum und Kanal. Eine Erhöhung von VTG verschiebt die Kurven in beiden Diagrammen nach oben, wie zu erwarten. Diese Verschiebung repräsentiert die Verbesserung der Kanalleitfähigkeit, da bei höheren Gate-Spannungen mehr Ladungsträger in den Kanal induziert werden. Die Verschiebung ist beim AlN-Bauelement ein bisschen stärker ausgeprägt, was auf eine stärkere elektrostatistische Kontrolle des Kanals durch das Gate im Vergleich zu Al2O3 hinweisen könnte. Beide Bauelemente zeigen einen exponentiellen Anstieg des Stroms, wenn VD gegen Null geht, was typisch für ein MOSFET-ähnliches Verhalten im Subschwellenbereich ist. Bei VTG = -5 V liegt der Strom im Femptoampere- bis Picoampere-Bereich, was auf Leckströme hinweist. Al<sub>2</sub>O<sub>3</sub> zeigt leicht niedrigere Leckströme im Vergleich zu AlN, was auf eine höhere Qualität oder Dicke des Al<sub>2</sub>O<sub>3</sub>-Dielektrikums zurückzuführen sein könnte. Bei hohen positiven VTG (z.B. 5 V) zeigen beide Bauelemente ein Sättigungsverhalten, bei dem der Strom insbesondere bei höheren VD abflacht. Diese Sättigung ist beim AlN-Bauelement stärker ausgeprägt, wahrscheinlich aufgrund höherer Mobilität und besserer Ladungsträgerinjektion.

Der Ausgangsleitwert (Steigung von ID vs VD in der Sättigung) erscheint beim AlN-Bauelement niedriger, was auf eine bessere Kanalsteuerung und möglicherweise eine höhere Effizienz beim Pinch-off des Kanals hinweist.



Abbildung 4.5.1. Vergleich der Ausgangskennlinien eines FETs, für Ge-Al2O3-NW (links) und Ge-AlN-NW (rechst)

## 4.7. Abhängigkeit der Effektiven Schottky Barrieren Höhe von der Gate Spannung

Ein eSBH-VTG Diagramm (effektive Schottky Barrieren Höhe versus Gate Spannung) illustriert die Beziehung zwischen der effektiven Schottky-Barrierenhöhe (eSBH) und der Gate-Spannung (VTG) in einer Schottky-Diode oder einer MOSFET-Struktur (Metal-Oxide-Semiconductor Field-Effect Transistor). Das Diagramm stellt dar, wie sich die effektive Schottky-Barriere-Höhe (eSBH) ändert, wenn die Gate-Spannung (Vtg) variiert wird. Die Schottky-Barriere-Höhe ist die energetische Barriere, die Elektronen/Löcher überwinden müssen, um vom Metall in den Halbleiter zu gelangen, und sie kann durch eine angelegte Gate-Spannung moduliert werden. Wenn eine positive Gate-Spannung angelegt wird, kann das erzeugte elektrische Feld die Energiebarriere für Elektronen (besonders in einem n-Kanal-MOSFET) senken, was in der Regel zu einer Verringerung der eSBH führt. Diese Änderung wird im Diagramm als Abfall der Barrierenhöhe bei steigender Gate-Spannung dargestellt. Eine genaue Untersuchung der eSBH in Abhängigkeit von VTG ist entscheidend, da sie Aufschluss über die Leistungsfähigkeit und die Stabilität der MOSFET-Struktur gibt. Die effektive Schottky-Barrierenhöhe (eSBH) wird experimentell durch die Analyse der I/V-Charakteristiken eines Schottky-Transistor-Gate-Feldeffekttransistors (STG-FET) bestimmt. Dabei werden Messungen bei unterschiedlichen Gate-Spannungen (VTG) in Bereich von -5 V bis + 5 V durchgeführt, um den Einfluss dieser Spannungen auf den Stromfluss im Bauteil zu untersuchen. Die theoretische Barrierehöhe (øBn) kann aus den gemessenen Strömen berechnet werden, indem Faktoren wie Temperatur und elektrische Felder berücksichtigt werden. Zudem fließen auch Tunneling-Ströme in die Berechnung ein, um deren Einfluss auf die eSBH zu erfassen. Das vorliegende Diagramm vergleicht die eSBH in Abhängigkeit von der Top-Gate-Spannung für zwei Materialien, Al2O3 und AlN, die häufig als Gate-Dielektrika bei der Herstellung von MOSFETs verwendet werden. Ziel dieser Analyse ist es, die Unterschiede in der elektrischen Performance dieser beiden Materialien zu identifizieren, um fundierte Entscheidungen bei der Auswahl des geeigneten Gate-Dielektrikums für spezifische Anwendungen treffen zu können. Bei Al<sub>2</sub>O<sub>3</sub> die eSBH steigt zunächst langsam an, wobei der Anstieg bei positiven VTG-Werten deutlich steiler wird. Das Maximum der eSBH wird bei etwa 0.6 eV erreicht, bevor die Kurve bei weiter steigender Spannung wieder abfällt. Dieser nichtlineare und komplexe Verlauf deutet darauf hin, dass an der Metall-Halbleiter-Grenzfläche möglicherweise Defekte, Ladungsfallen oder andere nicht-ideale Effekte vorhanden sind, die die Modulation der Schottky-Barrierenhöhe beeinflussen. Der steilere Anstieg der eSBH bei positiven VTG-Werten zeigt, dass Al<sub>2</sub>O<sub>3</sub> eine stärkere Modulation der Barrierenhöhe ermöglicht. Dies könnte in Anwendungen, bei denen eine hohe elektrische Feldstärke und eine deutliche Veränderung der Barrierenhöhe erwünscht sind, von Vorteil sein. Allerdings könnte der abrupte Anstieg und das darauffolgende Abfallen der eSBH auf mögliche Instabilitäten hinweisen, die durch eine ungleichmäßige Verteilung der Ladungsträger oder durch die Anfälligkeit gegenüber hohen elektrischen Feldern verursacht werden. Solche Instabilitäten könnten die Leistung beeinträchtigen oder sogar zu einem vorzeitigen Ausfall des Bauelements führen. Wenn AlN verwendet wird, steigt die eSBH ebenfalls mit zunehmender VTG zeigt jedoch einen flacheren und stabileren Verlauf im Vergleich zu Al2O3. Das Maximum der eSBH liegt hier bei etwa 0.3 eV. Diese gleichmäßigere Kurve könnte auf eine kontrolliertere und stabilere Schottky-Barrierenmodulation hinweisen, was für Anwendungen von Vorteil ist, die eine hohe Zuverlässigkeit und Konstanz erfordern. Die stabileren elektrischen Eigenschaften von AlN könnten zu einer längeren Lebensdauer und einer konsistenteren Leistung des MOSFETs führen.

Die Wahl des geeigneten Gate-Dielektrikums sollte basierend auf den spezifischen Anforderungen der Zielanwendung erfolgen.

Während Al<sub>2</sub>O<sub>3</sub> aufgrund seiner Fähigkeit zur starken Modulation der Schottky-Barrierenhöhe in Hochspannungsanwendungen von Vorteil sein könnte, bietet AlN durch seine gleichmäßigere und stabilere eSBH-Kurve eine höhere Zuverlässigkeit und Konsistenz. Al<sub>2</sub>O<sub>3</sub> könnte in Anwendungen bevorzugt werden, in denen eine stärkere Barrierenbildung erforderlich ist, während AlN besser für Anwendungen geeignet ist, die eine stabile elektrische Performance bei variierenden Betriebsbedingungen verlangen.



Abbildung 4.7.1. Direkter vergleich der zwei Materialien AlN und Al<sub>2</sub>O<sub>3</sub>: effektive Schottky Barrieren Höhe-VTG Diagramm

# **KAPITEL 5**

## 5. Zusammenfassung

Zunächst zeigen die Ergebnisse, dass AlN und HfN aufgrund ihrer geringen Frequenzabhängigkeit in den C-V-Kurven besonders hervorstehen. Diese geringe Frequenzabhängigkeit deutet auf eine niedrigere Konzentration von Ladungsfallen (Traps) hin, die sich mit den Ladungsträgern im Material paaren könnten. Besonders bei AlN sind die C-V-Kurven für verschiedene Frequenzen eng beieinander, was darauf hinweist, dass die Anzahl der Defekte und Ladungsfallen sehr gering ist. Auch in den G-V-Kurven bleibt die Leitfähigkeit von AlN über einen weiten Frequenzbereich stabil, was auf eine hochwertige Grenzfläche zwischen dem Dielektrikum und dem Halbleitermaterial schließen lässt. Diese Eigenschaften machen AlN zu einem vielversprechenden Kandidaten für Anwendungen, bei denen stabile elektrische Eigenschaften und eine geringe Defektdichte gefordert sind. Im Gegensatz dazu weisen HfO<sub>2</sub> und ZrO<sub>2</sub> eine ausgeprägtere Frequenzabhängigkeit in den C-V-Kurven auf, was auf eine höhere Konzentration an Traps hinweist, die sich negativ auf die Stabilität und Zuverlässigkeit der Bauelemente auswirken könnten.

Die Analyse der Leitfähigkeit, insbesondere der G-V-Kurven, unterstützt diese Beobachtungen. Während AlN und HfN relativ stabile Leitfähigkeitskurven aufweisen, zeigt HfO<sub>2</sub> deutliche Schwankungen, die auf die Aktivität von Traps hinweisen, die mit der angelegten Spannung variieren. ZrO<sub>2</sub> zeigt ebenfalls Anomalien in der Leitfähigkeit, die auf eine inhomogene Grenzfläche und eine möglicherweise höhere Defektdichte hindeuten. Diese Unterschiede in der Grenzflächenqualität zwischen den Materialien werden auch durch die Untersuchung der D<sub>it</sub>-Kurven (Defektdichte an der Grenzfläche) bestätigt, wobei AlN die niedrigste D<sub>it</sub> aufweist, was auf eine bessere Grenzflächenqualität hinweist.

Zusammenfassend lässt sich sagen, dass AlN und HfN aufgrund ihrer geringen Frequenzabhängigkeit, niedrigen Defektdichte und limitierten Leitfähigkeit die besten Kandidaten unter den untersuchten Materialien sind.

AlN hebt sich dabei besonders hervor und könnte aufgrund seiner hervorragenden Grenzflächenqualität in Hochleistungs- und Hochfrequenzanwendungen bevorzugt werden. HfO<sub>2</sub> und ZrO<sub>2</sub>, obwohl sie einige vorteilhafte Eigenschaften wie eine hohe Ladungsspeicherung aufweisen, könnten durch eine Optimierung der Herstellungsprozesse, wie eine Verbesserung der Grenzflächenqualität oder eine Reduktion der Traps, weiter verbessert werden, um ihre Einsatzmöglichkeiten in solchen Anwendungen zu erweitern. Für zukünftige Arbeiten könnten Untersuchungen zur Optimierung der Materialdeposition, zur Reduzierung der Defektdichte und zur Verbesserung der Grenzflächenqualität durchgeführt werden, um diese Materialien besser zu machen. Dies könnte durch spezielle Nachbehandlungsprozesse oder durch die Einführung zusätzlicher Zwischenschichten erreicht werden, die die Grenzfläche stabilisieren und die Gesamtleistung der Bauelemente verbessern. In dem zweiten Teil dieser Arbeit haben wir zwei Materialien Al<sub>2</sub>O<sub>3</sub> und AlN miteinander verglichen. Al<sub>2</sub>O<sub>3</sub> bietet höhere Drain-Ströme bei vergleichbaren Spannungen, was auf eine bessere Leitfähigkeit und geringere Defektdichte hinweist.

Dies könnte Al<sub>2</sub>O<sub>3</sub> zu einer bevorzugten Wahl für Anwendungen machen, bei denen hohe Ströme bei niedrigen Spannungen erforderlich sind. Besonders bemerkenswert ist die Fähigkeit von Al<sub>2</sub>O<sub>3</sub>, die Schottky-Barrierenhöhe (eSBH) stärker zu modulieren, was in Hochspannungsanwendungen von Vorteil sein könnte. Jedoch zeigt die eSBH-Kurve von Al<sub>2</sub>O<sub>3</sub> eine komplexe und nichtlineare Entwicklung, die auf Instabilitäten durch Defekte oder ungleichmäßige Ladungsträgerverteilungen hinweisen könnte. Solche Instabilitäten könnten die langfristige Zuverlässigkeit der Bauelemente beeinträchtigen.

m Gegensatz dazu zeichnet sich AlN durch stabilere elektrische Eigenschaften aus, insbesondere durch eine gleichmäßigere und flachere eSBH-Kurve. Diese Stabilität könnte zu einer höheren Zuverlässigkeit und einer längeren Lebensdauer des MOSFETs führen. Auch wenn AlN geringere Ströme im Vergleich zu Al<sub>2</sub>O<sub>3</sub> zeigt, weist es dennoch eine bessere Kontrolle im ausgeschalteten Zustand (Off-State) und eine geringere Leckstromdichte auf. Diese Eigenschaften machen AlN besonders geeignet für Anwendungen, bei denen eine konstante Leistung und hohe Zuverlässigkeit unter variierenden Betriebsbedingungen gefordert sind. Zusammenfassend lässt sich sagen, dass die Wahl zwischen Al<sub>2</sub>O<sub>3</sub> und AlN als Gate-Dielektrikum von den spezifischen Anforderungen der Anwendung abhängt. Al<sub>2</sub>O<sub>3</sub> könnte in Hochspannungsanwendungen bevorzugt werden, die eine starke Modulation der Barrierenhöhe erfordern, während AlN für Anwendungen mit einem Fokus auf Stabilität, Zuverlässigkeit und einer konsistenten elektrischen Performance besser geeignet ist.

## 6. Literaturverzeichnis

- [1] H. H. Radamson *et al.*, "State of the art and future perspectives in advanced CMOS technology," 2020. doi: 10.3390/nano10081555.
- [2] Masiar Sistani, "Transport in ultra-scaled Ge quantum dots embedded in Al-Ge-Al nanowire heterostructures," TU Wien, Vienna, 2019.
- [3] S. Datta and D. G. Schlom, "High-κ gate dielectrics for advanced CMOS," in *Multifunctional Oxide Heterostructures*, Oxford University Press, 2012, pp. 319–339. doi: 10.1093/acprof:oso/9780199584123.003.0011.
- [4] R. S. Wagner and W. C. Ellis, "VAPOR-LIQUID-SOLID MECHANISM OF SINGLE CRYSTAL GROWTH," *Appl Phys Lett*, vol. 4, no. 5, pp. 89–90, Mar. 1964, doi: 10.1063/1.1753975.
- [5] V. Schmidt and U. Gösele, "How Nanowires Grow," *Science (1979)*, vol. 316, no. 5825, pp. 698–699, May 2007, doi: 10.1126/science.1142951.
- [6] Infenion, Halbleiter: Technische Erläuterungen, Technologien und Kenndaten (Deutsche Einheitsverfahren), 3. Aufl. Publicis Publishing, 2004.
- [7] "https://www.electronics-tutorials.ws/de/widerstande/spezifischer-widerstand.html."
- [8] Hwaiyu Geng, *Semiconductor Manufacturing Handbook*, Second Edition. Publication Date & Copyright: 2018 2005 McGraw-Hill Education.
- [9] Y. L. und K. N. S.M. Sze and Übersetzt von J. Smoliner, *Physik der Halbleiterbauelemente*, Wiley VCH (2022).
- [10] K. Rogdakis, G. Psaltakis, G. Fagas, A. Quinn, R. Martins, and E. Kymakis, "Hybrid chips to enable a sustainable internet of things technology: opportunities and challenges," *Discov Mater*, vol. 4, no. 1, p. 4, Feb. 2024, doi: 10.1007/s43939-024-00074-w.
- [11] C. Mack, "The Multiple Lives of Moore's Law," *IEEE Spectr*, vol. 52, no. 4, pp. 31–31, Apr. 2015, doi: 10.1109/MSPEC.2015.7065415.
- [12] J. K. Steehler, "Understanding Moore's Law—Four Decades of Innovation (David C. Brock, ed.)," J Chem Educ, vol. 84, no. 8, p. 1278, Aug. 2007, doi: 10.1021/ed084p1278.
- [13] W. Shockley, M. Sparks, and G. K. Teal, "p-n junction transistors," *Physical Review*, vol. 83, no. 1, 1951, doi: 10.1103/PhysRev.83.151.
- [14] Rohm Semiconductor, "https://www.rohm.com/electronicsbasics/transistors/tr\_what1."
- [15] William M Haynes, CRC Handbook of Chemistry and Physics, 93rd Edition. 2012.
- [16] Q. Chen and J. D. Meindl, "Nanoscale metal-oxide-semiconductor field-effect transistors: scaling limits and opportunities," *Nanotechnology*, vol. 15, no. 10, pp. S549– S555, Oct. 2004, doi: 10.1088/0957-4484/15/10/009.
- [17] D. Riabinina, C. Durand, M. Chaker, N. Rowell, and F. Rosei, "A novel approach to the synthesis of photoluminescent germanium nanoparticles by reactive laser ablation," *Nanotechnology*, vol. 17, no. 9, 2006, doi: 10.1088/0957-4484/17/9/012.
- [18] https://de.wikipedia.org/wiki/Germanium, "Germanium (Seitenhistorie)."
- [19] G. D. C. / F. G. der C. Mitteilungen and Sachsenhofstr. 7, 09599 F. (Sachsen) Dipl.-Chem. Klaus Volke, "https://www.gdch.de/fileadmin/downloads/Netzwerk\_und\_Strukturen/Fachgruppen/G eschichte\_der\_Chemie/Mitteilungen\_Band\_17/2004-17-08.pdf," (Frankfurt/Main), Bd 17 (2004).
- [20] C. Winkler, "Mittheilungen über das Germanium," *Journal für Praktische Chemie*, vol. 34, no. 1, pp. 177–229, Jul. 1886, doi: 10.1002/prac.18860340122.
- [21] Cor Claeys and Eddy Simoen, *Germanium-Based Technologies from Materials to Devices*, First Edition 2007. Elsevier.
- [22] E.Simoen and C.Claeys, *Solid-state electron*, 43rd ed., vol. 865. 1999.

- [23] "Germanium," in *Encyclopedia of the Elements*, Wiley, 2004, pp. 923–933. doi: 10.1002/9783527612338.ch41.
- [24] X. Luo et al., "The role of germanium in diseases: exploring its important biological effects," J Transl Med, vol. 21, no. 1, p. 795, Nov. 2023, doi: 10.1186/s12967-023-04643-0.
- [25] H. Ibach and H. Lüth, *Solid-state physics: An intro- duction to principles of materials science*. Springer Berlin Heidelberg, 2009.
- [26] Marta Nele Roth, "Grundlagen der Halbleiter," Category: N/A.
- [27] Charles Kittel, *Introduction to Solid State Physics*, 8th Edition. 2004.
- [28] "https://www.ioffe.ru/SVA/NSM/Semicond/Ge/index.html."
- [29] W. M. Haynes, Ed., CRC Handbook of Chemistry and Physics. CRC Press, 2014. doi: 10.1201/b17118.
- [30] R. Pillarisetty, "Academic and industry research progress in germanium nanodevices," *Nature*, vol. 479, no. 7373, pp. 324–328, Nov. 2011, doi: 10.1038/nature10678.
- [31] D. Kuzum *et al.*, "Ge-Interface Engineering With Ozone Oxidation for Low Interface-State Density," *IEEE Electron Device Letters*, vol. 29, no. 4, pp. 328–330, Apr. 2008, doi: 10.1109/LED.2008.918272.
- [32] D. P. Brunco et al., "Germanium: The Past and Possibly a Future Material for Microelectronics," ECS Trans, vol. 11, no. 4, pp. 479–493, Sep. 2007, doi: 10.1149/1.2779584.
- [33] Y. S. Chauhan, C. Yadav, A. Dasgupta, and P. Rastogi, "Atomistic simulation and compact modeling of atomically thin transistors," in *ICECE 2018 - 10th International Conference on Electrical and Computer Engineering*, 2018. doi: 10.1109/ICECE.2018.8636695.
- [34] "https://www.chemie.de/lexikon/Elastizitätsmodul.html."
- [35] I. Yonenaga and K. Sumino, "Mechanical strength of GeSi alloy," *J Appl Phys*, vol. 80, no. 6, pp. 3244–3247, Sep. 1996, doi: 10.1063/1.363266.
- [36] 2014 Sebastian Anthony January 24, "https://www.extremetech.com/extreme/175004the-genesis-of-the-transistor-the-single-greatest-discovery-in-the-last-100-years)."
- [37] W. Jeon, "Recent advances in the understanding of high-k dielectric materials deposited by atomic layer deposition for dynamic random-access memory capacitor applications," 2020. doi: 10.1557/jmr.2019.335.
- [38] "https://en.wikipedia.org/wiki/High-ĸ\_dielectric."
- [39] D. Misra, R. Garg, P. Srinivasan, N. Rahim, and N. A. Chowdhury, "Interface characterization of high-k dielectrics on Ge substrates," *Mater Sci Semicond Process*, vol. 9, no. 4–5, pp. 741–748, Aug. 2006, doi: 10.1016/j.mssp.2006.08.028.
- [40] G. D. Wilk, R. M. Wallace, and J. M. Anthony, "High-κ gate dielectrics: Current status and materials properties considerations," *J Appl Phys*, vol. 89, no. 10, pp. 5243–5275, May 2001, doi: 10.1063/1.1361065.
- [41] J. Robertson, "High dielectric constant oxides," *The European Physical Journal Applied Physics*, vol. 28, no. 3, pp. 265–291, Dec. 2004, doi: 10.1051/epjap:2004206.
- [42] H. Han and S. Ohmi, "Hafnium-nitride gate insulator formed by electron-cyclotronresonance plasma sputtering," *IEICE Electronics Express*, vol. 9, no. 16, pp. 1329–1334, 2012, doi: 10.1587/elex.9.1329.
- [43] Y. Sun, B. Xu, and L. Yi, "HfN 2 monolayer: A new direct-gap semiconductor with high and anisotropic carrier mobility\*," *Chinese Physics B*, vol. 29, no. 2, p. 023102, Feb. 2020, doi: 10.1088/1674-1056/ab610b.
- [44] K. Yim *et al.*, "Novel high-κ dielectrics for next-generation electronic devices screened by automated ab initio calculations," *NPG Asia Mater*, vol. 7, no. 6, pp. e190–e190, Jun. 2015, doi: 10.1038/am.2015.57.
- [45] E. Rhoderick and R. Williams, *Metal-Semiconductor Contacts*, 2nd ed.

- [46] L. J. Chen, "Metal silicides: An integral part of microelectronics," *JOM*, vol. 57, no. 9, pp. 24–30, Sep. 2005, doi: 10.1007/s11837-005-0111-4.
- [47] N. S. Dellas, S. Minassian, J. M. Redwing, and S. E. Mohney, "Formation of nickel germanide contacts to Ge nanowires," *Appl Phys Lett*, vol. 97, no. 26, Dec. 2010, doi: 10.1063/1.3533808.
- [48] S. M. Sze and K. K. Ng., *Physics of semiconductor devices*. Hoboken, N.J.: Wiley-Interscience, 2007.
- [49] E. M. Smith *et al.*, "Metal germanides for practical on-chip plasmonics in the mid infrared," *Opt Mater Express*, vol. 8, no. 4, p. 968, Apr. 2018, doi: 10.1364/OME.8.000968.
- [50] D. R. Gajula *et al.*, "Low temperature fabrication and characterization of nickel germanide Schottky source/drain contacts for implant-less germanium p-channel metaloxide-semiconductor field-effect transistors," *Appl Phys Lett*, vol. 100, no. 19, May 2012, doi: 10.1063/1.4712564.
- [51] H. Yu *et al.*, "Low-Resistance Titanium Contacts and Thermally Unstable Nickel Germanide Contacts on p-Type Germanium," *IEEE Electron Device Letters*, vol. 37, no. 4, pp. 482–485, Apr. 2016, doi: 10.1109/LED.2016.2524041.
- [52] M. A. Luong *et al.*, "In-Situ Transmission Electron Microscopy Imaging of Aluminum Diffusion in Germanium Nanowires for the Fabrication of Sub-10 nm Ge Quantum Disks," *ACS Appl Nano Mater*, vol. 3, no. 2, pp. 1891–1899, Feb. 2020, doi: 10.1021/acsanm.9b02564.
- [53] W. Gale and T. Totemir, *Smithells Metals Reference Book*, 7th ed.
- [54] S. Kasap and P. Capper, *Springer handbook of electronic and photonic materials*, Springer, 2017.
- [55] A. J. McAlister and J. L. Murray, "The Al-Ge (Aluminum-Germanium) system," *Bulletin of Alloy Phase Diagrams*, vol. 5, no. 4, pp. 341–347, Aug. 1984, doi: 10.1007/BF02872948.
- [56] Robert F. Pierret, *SEMICONDUCTOR DEVICE FUNDAMENTALS*. School of Electrical and Computer Engineering Purdue University.
- [57] Dieter K. Schroder, Semiconductor Material and Device characterization, Third Edition.
- [58] "Thanailakis, A. & Northrop, D. C. Metal-germanium Schottky barriers. Solid State Electronics 16, 1383–1389. issn: 00381101 (Dec. 1973).".
- [59] Boshen Liang, "Development of an Omega Gate Technology for Top-down Fabricated Nanowire Transistor," TU Dresden, 2017.
- [60] Z. Zhang and J. T. Yates, "Band Bending in Semiconductors: Chemical and Physical Consequences at Surfaces and Interfaces," *Chem Rev*, vol. 112, no. 10, pp. 5520–5551, Oct. 2012, doi: 10.1021/cr3000626.
- [61] E. H. Nicollian and J. Brews, *MOS (metal oxide semiconductor) physics and technology*, Wiley, 1982.
- [62]

"https://eng.libretexts.org/Bookshelves/Materials\_Science/Supplemental\_Modules\_(M aterials\_Science)/Semiconductors/Metal-Oxide-Semiconductor (MOS) Fundamentals."

- [63] Office of the CTO, *MKS Instruments Handbook: Semiconductor Devices & Process Technology*, 2nd Edition.
- [64] W. Il Park, G. Zheng, X. Jiang, B. Tian, and C. M. Lieber, "Controlled Synthesis of Millimeter-Long Silicon Nanowires with Uniform Electronic Properties," *Nano Lett*, vol. 8, no. 9, pp. 3004–3009, Sep. 2008, doi: 10.1021/nl802063q.
- [65] M. Sistani, P. Staudinger, and A. Lugstein, "Polarity Control in Ge Nanowires by Electronic Surface Doping," *The Journal of Physical Chemistry C*, vol. 124, no. 36, pp. 19858–19863, Sep. 2020, doi: 10.1021/acs.jpcc.0c05749.
- [66] A. B. Greytak, L. J. Lauhon, M. S. Gudiksen, and C. M. Lieber, "Growth and transport properties of complementary germanium nanowire field-effect transistors," *Appl Phys Lett*, vol. 84, no. 21, pp. 4176–4178, May 2004, doi: 10.1063/1.1755846.
- [67] P. Tsipas and A. Dimoulas, "Modeling of negatively charged states at the Ge surface and interfaces," *Appl Phys Lett*, vol. 94, no. 1, Jan. 2009, doi: 10.1063/1.3068497.
- [68] V. Schmidt and U. Gösele, "How Nanowires Grow," *Science (1979)*, vol. 316, no. 5825, pp. 698–699, May 2007, doi: 10.1126/science.1142951.
- [69] W. Lu, J. Xiang, B. P. Timko, Y. Wu, and C. M. Lieber, "One-dimensional hole gas in germanium/silicon nanowire heterostructures," *Proceedings of the National Academy of Sciences*, vol. 102, no. 29, pp. 10046–10051, Jul. 2005, doi: 10.1073/pnas.0504581102.
- [70] S. K. Ray, A. K. Katiyar, and A. K. Raychaudhuri, "One-dimensional Si/Ge nanowires and their heterostructures for multifunctional applications—a review," *Nanotechnology*, vol. 28, no. 9, p. 092001, Mar. 2017, doi: 10.1088/1361-6528/aa565c.
- [71] K. D. Sattler, Ed., *Handbook of Nanophysics*. CRC Press, 2010. doi: 10.1201/9781420075434.
- [72] A. Zhang, G. Zheng, and C. M. Lieber, *Nanowires*. Cham: Springer International Publishing, 2016. doi: 10.1007/978-3-319-41981-7.
- [73] S. B. N. P. and J. D. H. C. O'Regan, *Recent advances in the growth of Germanium nanowires: synthesis, growth dynamics and morphology control. Journal of Materials Chemistry C, 2(1):14.* 2014.
- [74] V. Schmidt and U. Gösele, "How Nanowires Grow," *Science (1979)*, vol. 316, no. 5825, pp. 698–699, May 2007, doi: 10.1126/science.1142951.
- [75] PhD thesis by DI Masiar Sistani, "Transport in ultra-scaled Ge quantum dots embedded in Al-Ge-Al nanowire heterostructures," Institute of Solid State Electronics, Technische Universität Wien, Vienna, 2019.
- [76] K. Sattler, Handbook of Nanophysics: Nanotubes and Nanowires. Handbook of Nanophysics, Taylor & Francis. 2010.
- [77] Masiar Sistani, "Transport in ultra-scaled Ge quantum dots embedded in Al-Ge-Al nanowire heterostructures," 2019.
- [78] https://www.ranvac.com/post/unveiling-the-realm-of-ultra-high-vacuum-uhvapplications-and-key-manufacturing-processes, "Unveiling the Realm of Ultra High Vacuum (UHV) Applications and Key Manufacturing Processes."
- [79] H. Geng, *Semiconductor manufacturing handbook*, Second edition. McGraw-Hill Education, New York, 2018, 2018.
- [80] D. Misra, H. Iwai, and H. Wong, "High-k Gate Dielectrics," *Electrochem Soc Interface*, vol. 14, no. 2, pp. 30–34, Jun. 2005, doi: 10.1149/2.F05052IF.
- [81] C. Hill, S. Jones, and D. Boys, "Rapid Thermal Annealing Theory and Practice," 1989, pp. 143–180. doi: 10.1007/978-1-4613-0541-5\_4.
- [82] A. N. Y. David L.O'mera Tokyo Elektron Limited, *Semiconductor Manifacturing*, Chapter 7.
- [83] N. H. Rizvi, P. T. Rumsby, and M. C. Gower, "<title&gt;New developments and applications in the production of 3D microstructures by laser micromachining</title&gt;," Y. L. Lam, K. Ikuta, and M. S. Mangir, Eds., Nov. 1999, pp. 240–249. doi: 10.1117/12.368513.
- [84] "https://www.kloe-france.com/en/faq-photolithography-equipment/difference-betweenuv-kub-dilase."
- [85] C. N. LaFratta, O. Simoska, I. Pelse, S. Weng, and M. Ingram, "A convenient direct laser writing system for the creation of microfluidic masters," *Microfluid Nanofluidics*, vol. 19, no. 2, pp. 419–426, Aug. 2015, doi: 10.1007/s10404-015-1574-4.
- [86] Sami Franssila, "Introduction to Microfabrication, ISBN: 978-1-119-99189-2," 2nd Edition., 2010, p. 536 pages.

- [87] Sebastian Kral, "Herstellung und Charakterisierung von monolithischen Germanium-Nanodraht-Bauelementen mit Metall-Halbleiter-Heteroübergang," 2014.
- [88] Bruce W. Smith und Kazuaki Suzuki, *Microlithography: Science and Technology" (ISBN: 978-1420051531)*.
- [89] G. G. Fuentes, "Surface Engineering and Micro-manufacturing," in *Micromanufacturing Engineering and Technology*, Elsevier, 2015, pp. 459–486. doi: 10.1016/B978-0-323-31149-6.00020-7.
- [90] B. G., & B. S. K. (2015). Streetman, "Solid State Electronic Devices (7th Edition). Pearson.," (7th Edition).