Distributed Algorithms for Robust Tick Synchronization

View Statistics Email Alert RSS Feed

Primary Data

Project Acronym Projekt Kurzbezeichnung
DARTS
 
Project Title (de) Projekttitel (de)
Distributed Algorithms for Robust Tick Synchronization
 
Project Title (en) Projekttitel (en)
Distributed Algorithms for Robust Tick Synchronization
 
Consortium Coordinator Koordinator des Konsortiums
 
Principal Investigator Projektleiter_in
 

Grants

Funder/Funding Agency Fördergeber
FFG - Österr. Forschungsförderungs- gesellschaft mbH
Grant number Förderkennnummer
809456
 

Publications

Results 1-18 of 18 (Search time: 0.005 seconds).

PreviewAuthors / EditorsTitleTypeIssue Date
1Steininger, Andreas ; Fuchs, Gottfried VLSI Implementation of a Distributed Algorithm for Fault-Tolerant Clock GenerationArtikel Article2011
2Polzer, Thomas ; Handl, Thomas ; Steininger, Andreas ; Guerraoui, Rachid ; Petit, Franck A Metastability-Free Multi-synchronous Communication Scheme for SoCsKonferenzbeitrag Inproceedings 2009
3Fuchs, Gottfried Implications of VLSI Fault Models and Distributed Systems Failure Models --- A Hardware Designer's ViewKonferenzbeitrag Inproceedings 2009
4Fuchs, Gottfried ; Függer, Matthias ; Steininger, Andreas On the Threat of Metastability in an Asynchronous Fault-Tolerant Clock Generation SchemeKonferenzbeitrag Inproceedings 2009
5Függer, Matthias ; Fuchs, Gottfried ; Steininger, Andreas On the Stability and Robustness of Non-Synchronous Circuits with Timing LoopsKonferenzbeitrag Inproceedings 2009
6Grahsl, Julian ; Handl, Thomas ; Steininger, Andreas Exploring the Usefulness of the Gate-level Stuck-at Fault Model for Muller C-ElementsKonferenzbeitrag Inproceedings 2008
7Fuchs, Gottfried ; Függer, Matthias ; Schmid, Ulrich ; Steininger, Andreas Mapping a Fault-Tolerant Distributed Algorithm to Systems on ChipKonferenzbeitrag Inproceedings 2008
8Handl, Thomas ; Steininger, Andreas ; Kempf, Gerald An Efficient Test Strategy for a Fault-Tolerant Clock Generator for Systems-on-ChipKonferenzbeitrag Inproceedings 2007
9Handl, Thomas ; Steininger, Andreas ; Kempf, Gerald Adopting the Scan Approach for a Fault Tolerant Asynchronous Clock Generation CircuitKonferenzbeitrag Inproceedings 2007
10Grahsl, Julian ; Handl, Thomas ; Steininger, Andreas ; Kempf, Gerald SAFE - A Scalable Environment for Automated Transistor Level Fault Effect AnalysisKonferenzbeitrag Inproceedings 2007
11Steininger, Andreas ; Függer, Matthias ; Schmid, Ulrich ; Fuchs, Gottfried Fault-Tolerant Algorithms on SoCs - A case studyKonferenzbeitrag Inproceedings 2006
12Függer, Matthias ; Handl, Thomas ; Steininger, Andreas ; Widder, Josef ; Tögel, Christian An Efficient Test for a Transition Signalling based Up-/Down-CounterKonferenzbeitrag Inproceedings 2006
13Fuchs, Gottfried ; Grahsl, Julian ; Schmid, Ulrich ; Steininger, Andreas ; Kempf, Gerald Threshold Modules -- Die Schlüsselelemente zur Verteilten Generierung eines Fehlertoleranten TaktesKonferenzbeitrag Inproceedings 2006
14Ferringer, Markus ; Fuchs, Gottfried ; Steininger, Andreas ; Kempf, Gerald VLSI Implementation of a Fault-Tolerant Distributed Clock GenerationKonferenzbeitrag Inproceedings 2006
15Steininger, Andreas ; Handl, Thomas ; Fuchs, Gottfried ; Zangerl, Franz Testing the Hardware Implementation of a Distributed Clock Generation Algorithm for SoCsKonferenzbeitrag Inproceedings 2006
16Fuchs, Gottfried ; Függer, Matthias ; Steininger, Andreas ; Zangerl, Franz Analysis of Constraints in a Fault-Tolerant Distributed Clock Generation SchemeKonferenzbeitrag Inproceedings 2006
17Függer, Matthias ; Schmid, Ulrich ; Fuchs, Gottfried ; Kempf, Gerald Fault-Tolerant Distributed Clock Generation in VLSI Systems-on-ChipKonferenzbeitrag Inproceedings 2006
18Fuchs, Gottfried ; Schmid, Ulrich ; Steininger, Andreas Ein Verfahren für das verteilte Generieren eines fehlertoleranten adaptiven Taktes in HardwareBericht Report2004