Atomlagenabscheidung (ALD) von Yttrium-Oxid Schichten auf (100)-Germanium Substraten für CMOS Anwendungen

Abstract

Der erfolgreiche Einsatz von Silizium in der CMOS (Complementary Metal Oxide Semiconductor) Technologie in den vergangenen Jahrzehnten ist größtenteils auf die Existenz eines stabilen intrinsischen Oxids und einer hochwertigen SiO2/Si Grenzschicht zurückzuführen.<br />Die fortschreitende Miniaturisierung der MOS-Transistoren, und des damit verbundenen Gate-Oxids, brachte das SiO2/Si System an seine physikalischen Grenzen und verhinderte so eine Fortführung der Skalierung nach dem Moore'schen Gesetz. Erst die Einführung der sogenannten "High-k Oxid + Metal-Gate-Technik" schaffte den entscheidenden technologischen Durchbruch, wodurch das Moore'sche Gesetz auch heute noch seine Gültigkeit hat. Eine weitere Einschränkung für Hochgeschwindigkeits-CMOS-Bauelemente stellt die Ladungsträgerbeweglichkeit des bisher verwendeten Si-Kanals dar, welche im Vergleich zu anderen Halbleitersubstraten wie z.B. Germanium deutlich niedriger ist.<br />Diesem Vorteil entgegengesetzt besitzt Ge, anders als Si, kein stabiles intrinsisches Oxid, welches als Ätzbarriere in nasschemischen Prozessen oder als hochqualitatives Gate-Oxid dienen könnte.<br />Trotzdem wurde in Hinblick auf Ge-basierten CMOS-Transistoren an einer Kombination von High-k Oxid und Germaniumoxid als potenzielle Gateisolatoren geforscht. Jedoch stellte sich auch das Aufwachsen eines High-k Oxids auf einer reinen Ge-Oberfläche als sehr vielversprechend heraus. Besonders die Oxide der Seltenen Erden wie Y2O3 oder La2O3 zeigten dabei gute Interface-Eigenschaften. High-k Oxide können mit dem Verfahren der Atomlagenabscheidung ("Atomic Layer Deposition", ALD) aufgewachsen werden, welches durch selbstlimitierende Oberflächenreaktionen äußerst homogene und konforme Beschichtungen im Nanometer-Bereich zulässt.<br />Im Zuge dieser Diplomarbeit wurde eine MOS-Struktur entwickelt, die mittels ALD gewachsenes Y2O3 als Gate-Dielektrikum und (100) n-Germanium als Substrat für den Kanal vorsieht. Dabei werden die Auswirkungen von verschiedenen Einflussfaktoren, wie Substratoberflächenbehandlung, Schichtdicke, Temperatur und Prozessgase auf die elektrischen Eigenschaften der hergestellten MOS-Kondensatoren untersucht. Aufgrund dieser Erkenntnisse können die Prozessparameter dahingehend variiert werden, dass eine niedrige Grenzflächenzustandsdichte (Dit) bei möglichst niedriger Leckstromdichte und äquivalenten Oxiddicke (EOT) erreicht wird.<br />Eine katalytisch wirkende dünne Pt-Schicht erbrachte im Rahmen dieser Arbeit sehr niedrige Werte für die Dit von unter 1E11 (eV-1cm-2), bei gleichzeitig geringen Leckstromdichten von < 1E-9 A/cm2. Niedrige Leckstromdichten sind besonders für "Low Power" Anwendungen wünschenswert, wodurch die Verwendung dieses Materialsystems in zukünftigen "Low Standby Power" Ge-MOS-Transistoren überaus interessant erscheint.