<div class="csl-bib-body">
<div class="csl-entry">Eggenhofer, M. (2003). <i>Entwicklung eines USB fullspeed VHDL-Cores</i> [Diploma Thesis, Technische Universität Wien]. reposiTUm. http://hdl.handle.net/20.500.12708/183637</div>
</div>
-
dc.identifier.uri
http://hdl.handle.net/20.500.12708/183637
-
dc.description
Zsfassung in engl. Sprache
-
dc.language
Deutsch
-
dc.language.iso
de
-
dc.title
Entwicklung eines USB fullspeed VHDL-Cores
de
dc.type
Thesis
en
dc.type
Hochschulschrift
de
dc.contributor.affiliation
TU Wien, Österreich
-
tuw.thesisinformation
Technische Universität Wien
-
dc.contributor.assistant
Vilanek, Johann
-
tuw.publication.orgunit
E182 - Institut für Technische Informatik (Echtzeitsysteme, VLSI-Design)