Fabrication and characterization of HZO-based ferroelectric tunneling junctions

Abstract

Die rasante Entwicklung der künstlichen Intelligenz (KI) führt zu einem stetig steigenden Bedarf an Rechenleistung und Energie. Anstatt die Energieproduktion weiter zu erhöhen, rückt die Reduktion des Hardware-Leistungsbedarfs in den Fokus. Konventionelle KI-Beschleuniger auf Basis von GPUs stoßen aufgrund der Verlangsamung des Moore'schen Gesetzes und des von-Neumann-Flaschenhalses zunehmend an Grenzen. Neuromorphe und "logic-in-memory"-Konzepte bieten eine vielversprechende Alternative, da sie Speicherung und Berechnung im selben Bauelement vereinen. Unter den memristiven Technologien gewinnen ferroelektrische Tunnelübergänge (FTJs) zunehmend an Bedeutung. FTJs sind zweipolige Bauelemente, bei denen die umkehrbare ferroelektrische Polarisation den Tunnelstrom durch eine ultradünne Oxidschicht moduliert. Sie zeichnen sich durch CMOS-Kompatibilität, geringe Leistungsaufnahme und die Fähigkeit zur Emulation analoger Synapsengewichte aus. Aufbauend auf einem etablierten, siliziumbasierten ferroelektrischen SBFET-Prozessfluss untersucht diese Arbeit metal-ferroelectric-metal (MFM)‐FTJ‐Strukturen mit TiN-Elektroden und ultradünnem HZO als ferroelektrischer Schicht. Zusätzlich wurde ein zweites Gerätekonzept auf Basis der Al-Si-Austauschreaktion betrachtet, bei dem Al/SiO2/HZO/TiN‐Stacks gebildet wurden. Elektrische Messungen der Al/HZO/TiN-Strukturen zeigen, dass diese Bauelemente den Tunnelstrom nicht modulieren können, vermutlich aufgrund einer unzureichenden Kristallisation der HZO-Schicht. Im Gegensatz dazu weisen die TiN/HZO/TiN-Geräte eine erfolgreiche Kristallisation des ultradünnen HZO in die ferroelektrische o‐Phase auf, bestätigt durch die schmetterlingsförmige C-V-Kurve. Die reduzierte HZO-Dicke erfordert jedoch höhere Annealing-Temperaturen als dickere Filme. Die Bauelemente lassen sich mittels Spannungssweeps bis ±2 V oder Pulsen bis 100 ns in mehrere Zustände programmieren, mit sicherem Betrieb unter ±3 V. Das maximale LRS/HRS-Verhältnis übersteigt leicht 2.4, und die TER erreicht Werte über 1.4 bei Sweep-Programmierung bis 2 V. Aufgrund identischer Elektrodenmaterialien und ähnlicher Austrittsarbeiten sind moderate HRS/LRS- und TER-Werte zu erwarten. Retentionsmessungen bestätigen nichtflüchtiges Verhalten über die 10‐Jahres‐Grenze für Programmierspannungen von 1.5 V und 2 V, und eine Ausdauer von bis zu 10^4 Zyklen wird erreicht. Simulationen eines künstlichen neuronalen Netzes mit 100 Hidden Neurons zeigen, dass die begrenzte TER die Konvergenz einschränkt und eine Erhöhung der TER als entscheidenden Parameter für bessere Netzwerkleistung hervorhebt. Insgesamt zeigen die hergestellten FTJs vielversprechende Retentions- und Ausdauereigenschaften. Die TER-Werte können durch alternative Elektrodenmaterialien, optimierte Grenzschichten oder asymmetrische Architekturen weiter verbessert werden. Neue Annealing-Ausrüstungen ermöglichen zudem eine zukünftige Reduktion der HZO-Dicke und eröffnen weiteres Optimierungspotenzial für FTJ-basierte neuromorphe Hardware.

Artificial intelligence (AI) has advanced rapidly in recent years, enabling fast information processing but at the cost of increasingly high computational power and energy consumption. Instead of further scaling energy production, reducing the power requirements of hardware presents a more sustainable path forward. Conventional AI accelerators rely on graphical processing units (GPUs), whose progress is expected to stagnate due to the slowing of Moore's law and the von Neumann bottleneck arising from constant data transfer between memory and processing units. Neuromorphic and logic-in-memory concepts offer an attractive alternative by performing storage and computation within the same physical device. Among various memristive technologies inspired by synaptic and neuronal behavior, ferroelectric tunneling junctions (FTJs) are two-terminal devices in which reversible ferroelectric polarization modulates the tunneling current through an ultrathin oxide barrier. They stand out due to their CMOS compatibility, low-power operation, and ability to emulate analog synaptic weights. Building on an established ferroelectric, Si-based, SBFET (FeSBFET) process flow, this thesis investigates metal-ferroelectric-metal (MFM) FTJ structures employing TiN electrodes and an ultrathin HZO as the ferroelectric layer. A second device concept based on the Al-Si exchange reaction was also explored, forming Al/SiO2/HZO/TiN stacks. Electrical measurements of the Al/HZO/TiN devices show that these structures cannot modulate the tunneling current, likely due to improper crystallization of the HZO layer. In contrast, the TiN/HZO/TiN devices exhibit successful crystallization of ultrathin HZO into the ferroelectric o‐phase, confirmed by the butterfly-shaped C-V response. The reduced HZO thickness, however, requires higher annealing temperatures than thicker films. These devices can be programmed into multiple states using voltage sweeps up to ±2 V or pulses down to 100 ns, with reliable operation below ±3 V. The maximum LRS/HRS ratio slightly exceeds 2.4, and the TER surpasses 1.4 for sweep programming up to 2 V. Due to identical electrode materials and their similar work functions and screening lengths, modest HRS/LRS and TER values are expected. Retention measurements confirm non-volatile behavior beyond the 10-year benchmark for programming voltages of 1.5 V and 2 V, and endurance up to 10^4 cycles is achieved. Incorporating the measured characteristics into simulations of a neural network with 100 hidden neurons shows that the limited TER constrains convergence, highlighting TER enhancement as the key parameter for improving network performance. Overall, the fabricated devices exhibit promising retention and endurance, with moderate TER values that can be improved through alternative electrode materials or modified device architectures, such as introducing interfacial layers. Further reduction of HZO thickness appears feasible with next-generation annealing equipment, offering a clear path for continued optimization of FTJ-based neuromorphic hardware.