Untersuchungen von fortschrittlichen Gate-Treiber-Designs für 800V SiC Leistungsschalter

Abstract

Die Optimierung der Performance von konventionellen 2-Level Invertern ist ein wesentlicher Aspekt um kosten- als auch energieeffiziente E-Mobilität zur Verfügung zu stellen. Einer der größten Widersprüche für dieses Ziel sind die Anforderungen an die EMV (Elektromagnetische Verträglichkeit), welche hauptsächlich durch das Schalten der Leistungsmodule beeinflusst wird. Deswegen ist ein hochfrequentes Schalten mit niedrigen Verlusten nicht möglich, ohne dass sich die EMV des Inverters verschlechtert. Es soll untersucht werden, ob ein fortgeschrittener Stromquellen- und/oder Anstiegsraten kontrollierter Gate Treiber möglich und fähig ist, die Leistungsschalter effizienter und im Sinne der EMV verbessert betreiben zu können.

Optimizing the performance of conventional 2-level inverters is an important topic to provide cost- but energy effi cient e-mobility. One of the main contradiction to this goal are EMC (Electromagnetic Compatibilty) requirements, which are highly influenced by the power module switching. Therefore, high speed switching with low losses but worsen EMC characteristics are sometimes not feasible. We want to investigate, if an advanced current- source and/or slew rate controlled gate driving topology is capable (and feasable) of improving the switching in terms of losses and EMC characteristics.