Language:
English
-
Qualification level:
Doctoral
-
Issue Date:
2015
-
Citation:
Chen, H. (2015). Ultra high bandwidth fully differential operational amplifiers in 40nm digital CMOS [Dissertation, Technische Universität Wien]. reposiTUm. http://hdl.handle.net/20.500.12708/79766
-
Number of Pages:
98
-
Abstract:
Ein Operationsverstärker (OPV) ist ein Spannungsverstärker mit differentiellem Eingang und entweder einem oder zwei Ausgängen. Entsprechend zusätzlich angeschlossenes Rückkopplungsnetzwerk erweitert die Funktionalität des OPV`s um z.B. Summieren, Subtrahieren, Integrieren, Differenzieren, etc. Aus diesem Grund sind Operationsverstärker für analoge Signalverarbeitung sehr nützlich. Stets abnehmende Versorgungsspannung und verringerte Minimalkanallänge bevorteilen einerseits digitales Design, gestalten andererseits analoges Design anspruchsvoller. Operationsverstärker als typische Subnetzwerke werden immer mehr zum Engpass von Verbesserungen der Leistungsfähigkeit in vielen Analog- und Mischsignalsystemen. Daher ist die Untersuchung von hoch-performanten OPV-Architekturen und Techniken interessant. Je weiter die CMOS Technologie in den Nanometerbereich vorrückt, desto schwieriger wird das Design für Operationsverstärker. Um ein ausreichend gutes Signal-Rausch-Verhältnis (SNR) bei einer Versorgungsspannung von 1V beizubehalten, sind in vielen Anwendungen volldifferentielle Architekturen notwendig. Die verringerte Leistungsbilanz im Zusammenhang mit Gleichtaktrückkopplung (CMFB) von volldifferentiellen Architekturen erschwert außerdem die Entwicklung von Systemen mit geringer Leistungsaufnahme. Auch das schlechte Funkelrauschen (auch 1/f-Rauschen) von Kurzkanaltransistoren erhöht die Designkosten von rauscharmen Operationsverstärkern. Kurzkanaleffekte wie -drain-induced-barrier-lowering (DIBL)- und die Transkonduktanzsättigung des Transistors limitieren das Design von Schaltungen mit hoher Verstärkung. Schlechtes Matching von Kurzkanaltransistoren erhöht das Problem von zufälligem Offset der differentiellen Eingangsstufe. Das muss oft mittels speziellen Layout-Techniken kompensiert werden, welche üblicherweise wiederum zusätzliche, parasitäre Effekte mit sich bringen. Um obige Schwierigkeiten besser zu meistern, behandelt diese Dissertation ein volldifferentielles Operationsverstärkerdesign mit ultra-hoher Bandbreite in einer 40nm CMOS Technologie. Um Vorschläge zur Verstärkungsverbesserung zu erwägen, wird ein zweistufigerOperationsverstärker, basierend auf einer gefalteten Kaskodentopologie, unter Verwendung von Simulationen untersucht. Außerdem werden dreistufige Operationsverstärker behandelt. Um die Voraussetzungen von Design im ultra-hohen Bandbreitenbereich zu erfüllen, werden zwei neue Frequenzkompensationstopologien vorgestellt. Drei verschiedene Operationsverstärkerversionen werden, unter Verwendung von einer Versorgungsspannung von 1V, implementiert. Ein mittels Pseudo-Sourcefolger-Topologie realisierter, analoger Buffer wird am Ausgang der Operationsverstärker angeschlossen. Dieser Buffer wird außerdem als eigenständiges Testsystem auf einem Chip implementiert. Der Buffer kann somit alleine vermessen, und daraus gewonnene Daten zur Kalibrierung der Operationsverstärker verwendet werden. Effekte von Pol- und Nullstellen der Übertragungsfunktion des dreistufigen Operationsverstärkers werden im Detail diskutiert. Basierend auf experimentell erhobenen Daten wird die Einschwingzeit der OPVs jeweils mit und ohne konjungiert komplexen Polstellen verglichen. Außerdem wird die Bedeutung von Nullstellen in der linken IV s-Halbebene erörtert. Zielanwendung der entworfenen Operationsverstärker sind Hochgeschwindigkeits-Analog-Digital-Wandler, speziell für kontinuierliche Hochgeschwindigkeits-Sigma-Delta ADC's. Drei Operationsverstärker Testchips und ein Testbufferchip wurden hergestellt und vermessen. Die maximal erreichte Transitfrequenz liegt bei ca. 3GHz, womit die Realisierung von zeitkontinuierlichen Sigma-Delta ADCs zur Kommunikation bei Video Übertragungsraten gegeben ist.
An operational amplifier (opamp) is a type of voltage amplifier which amplifies the input differential signal and provides either single-ended or differential output signal. With proper feedback network added, an opamp could perform many more complicated functions such as summing, subtracting, integrating, differentiating and so on, which makes it very useful in analog signal processing. The continuously decreasing of supply voltage and minimum channel length in CMOS technology brings considerable advantages into digital design, while making analog design much more challenging than before. As a typical analog sub-circuit, opamp usually becomes the bottleneck of system performance improving in many advanced analog and mixed signal systems. Therefore, the research and exploration of high performance opamp architecture and design technique has always been an interesting topic. As CMOS technology goes further into nanometer era, opamp design becomes even more challenging. To maintain good enough signal-to-noise ratio (SNR) under around 1V supply voltage, fully-differential architecture is needed in many applications. The extra power budget that comes along with the additional common-mode feedback circuitry for fully-differential architecture makes the low power design more difficult. The poor flicker noise characteristic of short channel length transistors increases the design cost of low noise opamp. The short channel effects such as drain-induced-barrier-lowering (DIBL) and transistor-s transconductance saturation severely limit the potential for high gain design. The poor matching of short channel transistors increases the random offset problem in input differential pairs and needs to be remedied by doing special layout design, which is usually at the cost of significant parasitic effects. In order to cover the difficulties mentioned above, this dissertation discusses ultra-high bandwidth fully-differential opamp design using 40nm CMOS technology. For gain enhancement consideration, a two-stage opamp based on folded cascode topology is investigated by simulation at first, and then the topic turns to three-stage opamp design. Two new frequency compensation topologies for three-stage opamps are proposed to meet the requirement of ultra-high bandwidth design. Three different opamp versions are implemented using 1.1V supply voltage. An output buffer based on pseudo source follower topology is implemented as output buffer at each opamp-s outputs. This buffer is also implemented as a standalone test buffer on chip, so it could be measured independently and its measurement data could be used for calibration. The effects of poles and zeros in the transfer function of the designed three-stage opamps are discussed in detail in this dissertation. The settling time comparison between opamps with and without complex conjugated poles is made and analyzed based on experimental data. The role of left-haft-plane (LHP) zeros in the frequency compensation is also discussed. The target application of the designed opamps is high-speed analog-to-digital converter (ADC), especially high-speed continuous-time sigma-delta ADC. Three opamp test chips plus one test buffer chip have been fabricated and measured. The maximum opamp unity-gain bandwidth (UGBW) achieved is around 3GHz, which could support the realization of continuous-time sigma-delta ADC with video-rate communication capability.
en
Keywords:
CMOS; operational amplifier; unity-gain bandwidth; 40nm; high speed; frequency compensation
de
CMOS; operational amplifier; unity-gain bandwidth; 40nm; high speed; frequency compensation
en
Publication Type:
Thesis
en
Hochschulschrift
de
Appears in Collections:
Items in reposiTUm are protected by copyright, with all rights reserved, unless otherwise indicated.