Pados, K. D. (2013). Design and evaluation of an AXI4 bus system [Diploma Thesis, Technische Universität Wien]. reposiTUm. http://hdl.handle.net/20.500.12708/159734
Zur Unterstützung von modularen Designs in der Halbleiterindustrie werden einheitliche Schnittstellen für IP Cores benötigt. Module mit standardisierten Interfaces können in schon vorhandene Designs leichter eingebunden werden, oder sie können einfacher ausgetauscht werden, wenn das während des Lebenszyklus des Produktes benötigt wird. Allgemeine Schnittstellen müssen aber mehrere nicht-triviale Anforderungen gleichzeitig erfüllen, wie zum Beispiel geringer Energieverbrauch, hoher Datendurchsatz oder niedrige Latenzzeiten. Sie müssen auch für verschiedene Typen von IP Cores verwendbar sein, während sie dem Systemintegrator den notwendigen Grad an Anpassungsfähigkeit bereitstellen. Um diese Anforderugnen zu erfüllen wurden mehrere konkurrierende Standards entwickelt. Im Mittelpunkt von dieser Diplomarbeit stehen die Implementierung und Untersuchung von einer solchen Standardschnittstelle, das AMBA AXI4 (Advanced eXtensible Interface Version 4). Im Rahmen von dieser Arbeit werden zuerst allgemeine Kenntnisse über Bussysteme in System-in-a-Chip (Soc) Systemen vermittelt und spezifische Protokolle ensprechend dem Stand der Technik werden präsentiert. Es werden dann synthetisierbare und funktionsfähige AXI4 Komponenten entwickelt und beschrieben. Diese Komponenten beinhalten einfache Master und Slave Module, Interconnects um mehrere Masters und Slaves vernetzen zu können, sowie Bridges damit ältere AMBA2-Designs mit den aktuellen AXI4-Komponenten verbunden werden können. Weiters werden Simulationstreiber und Protokollchecker entwickelt, die die Überprüfung von den anderen Komponenten erleichtern. Die AXI4-Komponenten werden dann in einem Livesystem mit dem von der Technischen Universität Wien entwickelten Scarts Mikroprozessor getestet. Die Standards AXI4 und AMBA2 AHB werden detailliert verglichen.
To make system integration in VLSI designs easier and modular, a common interface for IP cores is desirable. Modules with standardized interfaces can be more easily integrated into existing designs or swapped out for new parts, should the need arise. Such an interface and the bus system that connects multiple components need to comply with several non-trivial requirements, like efficient power utilization, high throughput, low latency, being easily adaptable to multiple types of IP cores and providing implementation flexibility to system integrators. For this reason, a number of competing interface standards have emerged. The focus of this thesis is the implementation and evaluation of such a standard and the accompanying interconnect for the AMBA AXI4 (Advanced eXtensible Interface version 4) bus. First, system-on-a-chip (SoC) bus systems and state of the art protocols are described to establish a good understanding and broad knowledge of the topic in general. Then functional and synthesizable IP cores are developed and presented for AXI4. These cores range from simple master and slave devices to fully functional interconnects, as well as components to support interoperability with older devices of the AMBA protocol suit. Also developed in this thesis are a simulation driver and a protocol monitor/checker to support validation. The components are then applied to the Scarts microprocessor where they are tested in a live environment. A detailed comparison of AXI4 and AMBA2 AHB is provided.
