Remotecontrollable gigabit eye diagram test bench

Abstract

Die mit dieser Arbeit entwickelte Gigabit Eye Diagram Test Bench besteht aus zwei separaten Platinen, die helfen sollen, eine Übertragungsstrecke zu charakterisieren. Dies geschieht anhand des Augendiagrammes, das während der Messung aufgenommen wird. Ist diese abgeschlossen, so können die Messdaten auf einen PC übertragen werden, auf dem die Daten anschließend interpretiert werden können.<br />Erzeugt werden die für die Charakterisierung erforderlichen Daten in der ersten Platine, dem data generator. Dabei können verschiedene Bitsequenzen am Ausgang generiert werden. Diese reichen von einem binären 32 Bit Zähler über eine fixe 32 Bit Datensequenz bis zu pseudozufälligen Bitcodes. Bei letzteren werden linear rückgekoppelte Schieberegister, kurz LFSR, mit einer Länge von 7 bzw 15 Bit verwendet.<br />Diese Bitsequenzen sind für Testzwecke weit verbreitet, womit eine universelle Anwendung mit dem entwickelten Gerät garantiert werden kann.<br />Um Messungen zu vereinfachen, wird bei den pseudo-zufallsgenerierten Signalen ein Worttakt erzeugt, der bei jeder periodischen Wiederholung der Sequenz den Zustand ändert. Der Takt, mit dem die Datenwörter ausgegeben werden, muss extern mittels eines Taktgenerators zugeführt werden. Bitraten bis 9.4Gbps können mittels der Platine erzeugt werden.<br />Nachdem die Daten durch die zu testende Übertragungsstrecke geführt wurden, werden sie von dem data receiver empfangen und aufgenommen. Wird die Platine mit dem Bittakt versorgt, können vollautomatisch Augendiagramme erzeugt werden. Diese werden während der Messung in einem auf dem Board befindlichen Speicher abgelegt, der später von einem PC ausgelesen werden kann. Augendiagramme können derzeit von 100Mbps bis etwa 8Gbps automatisch erzeugt werden, eine Erweiterung der Funktionalität bis zu DC scheint in Hinblick auf die Schaltung problemlos möglich. Die zwei beschriebenen Module sollen für eine Integration in das von Dipl.-Ing. Dr. Robert Swoboda und Dipl.-Ing. Wolfgang Gaberl entwickelte Wafer Level Automated Test Setup Framework vorbereitet werden.<br />

With this work two separate boards were developed to characterize various transmission systems. This is done by means of the eye diagram, that is recorded during the measurement. After this task is performed, the measured data points can be transferred to a terminal PC, where they are interpreted.<br />To generate an eye diagram the first developed board, the so called data generator, produces various test data sequences that are sent out at the output of the device. The following test data are available at this time: a binary 32 bit counter, fixed 32 data bit and various pseudo random bit sequences. These are produced via linear feedback shift registers, that have lengths of 7 and 15 bits. These pseudo random bit sequences are commonly used for testing transmission systems, so that a universal application of the developed device can be guaranteed. To ease up measurements a separate framesync signal is generated with the random bit sequences. This wave indicates a new beginning of the periodical output data. To set the output bit rate an external clock synthesizer has to be attached to the device. Output data rates of up to 9.4Gbps are supported with the developed board.<br />After the generated data is sent through the transmission system that is to be tested, it is recorded by the data receiver. With this device eye diagrams can be generated fully automatically, in case the bit clock is provided to that board. The measured data is stored into an on-board memory, that can be read out at a later moment. Currently, eye diagrams can be recorded when the data rate lies between 100Mbps and 8Gbps. The lower border of the frequency range is limited by software only so the functionality can be extended down to DC.<br />The modules were developed to fit into the Wafer Level Automated Test Setup, a measurement framework developed by Dipl.-Ing. Dr. Robert Swoboda and Dipl.-Ing. Wolfgang Gaberl.<br />