Burker, A. (2011). Implementation of the TTP/A protocol and WCET analysis on the SPEAR2 platform [Diploma Thesis, Technische Universität Wien]. reposiTUm. http://hdl.handle.net/20.500.12708/160444
Die Diplomarbeit zeigt die Resultate der Implementierung des TTP/A Protokolls auf der SPEAR2 Plattform auf. Das TTP/A Protokoll ist ein zeitgesteuertes Feldbus Protokoll, welches Echtzeitanforderungen genügt. Die SPEAR2 Plattform setzt sich aus dem Prozessor Kern und mehreren Erweiterungsmodulen zusammen. Der Prozessor ist in einer 16 und 32 Bit Variante verfügbar. Für die umgesetzte Implementierung wurde die 32 bit Version des Prozessors verwendet. Der Prozessor verfügt über die nötigen Eigenschaften um in Echzeitsystemen eingesetzt zu werden. Der Schwerpunkt der Diplomarbeit liegt in der Implementierung des TTP/A Protokolls auf der SPEAR2 Platform und des Beweises der Annahme, dass der Prozessor in Verbindung mit dem neuen eUART Modul und dem TTP/A Protokoll ein System zur Verfügung stellt, welches Echzeitanforderungen genügt. Ein substanzieller Teil des Beweises beinhaltet die Entwicklung von WCET analysierbarem Code auf Basis des Single-Path Programmier Modells. Das Single-Path Programming Model wurde in einigen Teilen modifiziert und resultierte im Single or Shorten-Path Programming Model. Außerdem wird die umgesetzte Implementierung der statischen WCET Analyse für die SPEAR2 Plattform vorgestellt. Ein eigener Abschnitt der Diplomarbeit stellt das nötige Wissen zur Verfügung um die resultierende TTP/A Implementierung in eigenen Anwendungen verwenden zu können. Die erstellte Implementierung bietet eine komfortable Entwicklungsumgebung für die Umsetzung eigener TTP/A Anwendungen mit mehreren Knoten.
This master's thesis shows the results of implementing the TTP/A protocol on the SPEAR2 platform. The TTP/A protocol is a field bus protocol used in time triggered environments and the protocol meets real-time system requirements. The SPEAR2 platform comprises the processor and several extension modules. The processor can work in a 16 and 32 bit data mode. For the chosen implementation the 32 bit version is used. The processor provides real-time system capabilities on the hardware side. The main aim of this master's thesis is to implement the TTP/A protocol on the SPEAR2 platform and to provide a proof for the assumption that the processor in conjunction with the new eUART module and the TTP/A protocol is able to provide a system which complies to real-time requirements. A substantial part of this proof will be the development of WCET analyzable code using a coding style that is based on the Single-Path Programming Model. The Single-Path Programming Model was modified in some parts and this resulted in the Single or Shorten-Path Programming Model. Furthermore the realised implementation for static WCET analysis on the SPEAR2 platform will be introduced. An own section of the thesis provides the knowledge on how the resulting implementation can be used in own applications. The implementation created provides a comfortable development environment for the realisation of own TTP/A applications with multiple nodes.
