Implementation of a design tool for generation of FSL circuits

Abstract

Digitale Schaltungen werden heutzutage üblicherweise aus synchroner Logik aufgebaut, d.h. der Datenfluss wird durch einen globalen Takt kontrolliert. Dieser Takt ist die Ursache für viele Probleme mit denen Hardware-Entwickler derzeit zu kämpfen haben. Asynchrone Schaltungen benötigen kein globales Signal zur Synchronisierung der Schaltvorgänge, sondern verwenden lokale "Handshakes" um den Datenfluss entlang der Datenpfade zu dirigieren. Obwohl das Wegfallen eines Taktsignals viele Probleme beseitigt, bringt die asynchrone Welt auch neue Herausforderungen mit sich. So ist die Komplexität von asynchronen Schaltungen durch die zusätzlich benötigten lokalen Kontrollstrukturen tendenziell höher als bei synchronen Schaltungen. Spezielle Software Tools, die den asynchronen Schaltungsentwurf unterstützen, werden also dringend benötigt. Im Rahmen dieser Diplomarbeit wurde daher ein CAD-Tool mit dem Namen FSL-Designer entwickelt. Dieses Tool unterstützt den Entwurf von Four State Logic-Schaltungen. Four State Logic ist eine spezielle asynchrone Entwurfsmethodik, bei welcher keine zeitlichen Annahmen nötig sind (delay-insensitive). FSL-Designer ist Teil eines ganz normalen synchronen Design-Flows mit konventionellen Synthese- und Place & Route-Tools. Das Hardware-Design kann mittels VHDL auf die gewohnte synchrone Weise beschrieben werden. Danach wird diese Beschreibung durch einen ersten Synthese-Schritt in eine gate-level Netzliste transformiert und in weiterer Folge mit Hilfe des FSL-Designers in eine asynchrone Schaltung. Die hierbei erzeugte FSL Netzliste kann dann mit einem normalen Place & Route-Tool weiterverarbeitet und schlussendlich auf einen FPGA heruntergeladen werden.<br />Diese Diplomarbeit stellt die Grundlagen von FSL-Schaltungen wie beispielsweise deren Initialisierung und das daraus resultierende Verhalten vor. Auf Basis dieser Grundlagen wird dann ein Design-Flow für FSL vorgeschlagen und die Implementierung des Tools zum Übersetzen von synchronen Schaltungen in FSL-Schaltungen detailliert erläutert. Abschließend wird der gesamte Design-Flow an Hand eines einfachen Beispiel-Designs präsentiert.<br />

Most of the integrated circuits developed today are synchronous logic designs, i.e. the data flow is controlled by a global clock. This clock is the source for many problems logic designers have to cope with nowadays. Asynchronous circuits on the other hand don't rely on a single global synchronisation signal but use local handshakes for coordinating the data flow along the data paths of the circuit. While the removal of the clock signal solves many clock-related problems of synchronous designs it also imposes new challenges on circuit designers. Due to the local control logic the structural complexity of asynchronous circuits increases.<br />Therefore software tools for designing asynchronous circuits are essential in order to help designers to overcome this complexity barrier. Such a CAD tool was developed for this thesis. The tool, named FSL-Designer, is targeted at Four State Logic, which is a delay-insensitive asynchronous design style. FSL-Designer is embedded into a conventional synchronous design flow with standard synthesis and place & route tools. The design can be specified with VHDL in a traditional synchronous manner. This high-level description is subsequently synthesised into a gate-level netlist and then transformed into an asynchronous circuit with FSL-Designer. The generated FSL netlist can then be used as input for a place & route route tool and finally downloaded into an FPGA.<br />The thesis discusses the main principles of FSL circuits such as initialisation and the resulting switching behaviour. Based on these fundamentals an FSL design flow is proposed and the implementation of the mentioned tool for translating synchronous circuits into FSL circuits is presented. Finally a short case study illustrates the design flow with a simple real-life hardware design.