Entwicklung eines aktiven Einzelphotonen Lawinendioden Zeilensensors

Abstract

Diese Diplomarbeit beschreibt die Konzeption und Entwicklung eines Zeilensensor ICs, welcher in einem 0,35 μm Complementary Metal Oxide Semiconductor (CMOS) Prozess realisiert wurde. Dieser Chip, in dem 32 Detektionselemente in einem eindimensionalen Array angeordnet sind, dient zur zeitlichen und örtlichen Bestimmung des Auftreffens einzelner Photonen. Beginnend werden verschiedenste Detektionstechnologien, deren Vor- und Nachteile sowie typische Anwendungsspezifika erläutert und ein Vergleich der relevanten (Detektor)-Eigenschaften durchgeführt. Unter Abwägung und Bewertung sämtlicher Gesichtspunkte wurden Single Photon Avalanche Dioden (SPADs) bzw. deren Betriebsschaltungen als Grundlage für den Zeilensensor ausgewählt. Ausgehend von einem erprobten SPAD Design wurde, unter Betrachtung und Auswertung unzähliger Simulationen, versucht durch Verwendung von Bipolartransistoren Schaltungen zu finden, welche für die Verwendung in dem genannten Zeilensensor unter Beachtung sämtlicher Gesichtspunkte den im Basisdesign verwendeten Feldeffekttransistoren überlegen wären. Während sich im Bereich der Performance, d.h. Erhöhung Quenchgeschwindigkeit der SPADs, signifikante Verbesserungen ergaben, fiel die Entscheidung aufgrund von erhöhtem Stromfluss und damit erhöhten Leistungsbedarf darauf, die im Basisdesign genannten Feldeffekttransistoren zu verwenden. Abgeleitet vom Startdesign wird eine Nutzung einer hohen Quenchspannung von 9,9V und variablen Quench und Resetzeiten und den damit verbunden Totzeiten im Bereich von 10 ns bis 100 ns ermöglicht. Dieses Basisdesign wurde verändert, um einerseits eine optimale Platzausnutzung im Layout zu erhalten. Auf einer Chipfläche von rund 6,45mm2 wurden die genannten 32 SPADs in einer örtlichen Auflösung von 60 μm positioniert. Durch intelligente teilweise überlappende Positionierung der SPADs mit einer aktiven Fläche von rund 1288 μm2 pro SPAD konnte der Füllfaktor auf 53% erhöht werden. Das verschachtelte Positionieren der Detektionselemente, welches beim Design verwendet wurde, ermöglicht eine optimale Ausnutzung des Chips, und stellt mit Hilfe weniger Digitalsignale eine Möglichkeit zur Erkennung von optischen Crosstalk dar. Anpassungen ermöglichen auch eine Umstellung auf einen Gater-Betrieb.

This thesis describes the conception and development of a line sensor IC, which was realized in a 0.35 μm Complementary Metal Oxide Semiconductor (CMOS) process. This chip, in which 32 detection elements are arranged in a one-dimensional array, is used to determine the time and location of the impact of individual photons. At the beginning, various detection technologies, their advantages, and disadvantages as well as typical application specifics are explained and a comparison of the relevant (detector) properties is carried out. After weighing and evaluating all aspects, single photon avalanche diodes (SPADs) and their operating circuits were selected as the basis for the line sensor. Based on a proven SPAD design, by considering and evaluating countless simulations, an attempt was made to find circuits by using bipolar transistors which would be superior to the field effect transistors used in the basic design for use in the line sensor mentioned, taking all aspects into account. While there were significant improvements in performance, i.e., increased quenching speed of the SPADs, the decision was made to use the field effect transistors mentioned in the basic design due to the increased current flow and thus increased power requirement. Derived from the start design, the use of a high quench voltage of 9.9V and variable quench and reset times and the associated dead times in the range of 10 ns to 100 ns is made possible. This basic design was changed to obtain an optimal use of space in the layout. The 32 SPADs mentioned were positioned with a with a pitch of 60 μm on a chip area of around 6.45mm2. The filling factor could be increased to 53% through intelligent partially overlapping positioning of the SPADs with an active area of around 1288 μm2 per SPAD. The nested positioning of the detection elements used in the design allows for optimal utilization of the chip and provides a way to detect optical crosstalk using fewer digital signals. Adjustments also allow a switch to gated operation.