Emulation and simulation of microelectronic fabrication processes

Abstract

The fabrication of increasingly powerful microelectronic processors, enabled by transistor scaling, has been a main driver of technological progress in most fields since the 1950 s. Until recently, this scaling of electronic components was mainly achieved through improved control of process conditions, rather than innovations in fabrication techniques. However, with the introduction of new materials and three-dimensional transistor structures, processing techniques have become highly complex and expensive. Therefore, process technology computer aided design (TCAD) has become indispensable for manufacturers in order to evaluate possible future technologies. The simulation of manufacturing processes has already become essential in modern design technology co-optimisation (DTCO) cycles which are used to produce the next generation of smaller, more efficient and more performant semiconductor circuits.The capabilities of a process simulator are often restricted by the numerical methods underlying its operation. Most simulators employ the level set method for the description of evolving material interfaces during manufacture. However, sharp edges, which might occur during epitaxial crystal growth, cannot be handled appropriately due to fundamental limitations of this method. In order to solve this problem, a novel numerical scheme for the exact description of crystal facet evolution was developed within this work, which finally allows epitaxial processes to be described accurately within a level set description.Recently, the emulation of process steps, which aims to reproduce the geometric outcome of processes rather than simulating the underlying physics, has become increasingly important for advanced DTCO cycles due to its high computational efficiency. Using emulation, complex transistor structures can be generated within seconds, allowing for the fast evaluation of new transistor geometries using combineddevice and circuit simulations. Within the scope of this work, for the first time, the emulation of fabrication processes in the level set has been made possible through the design and implementation of a geometric advection algorithm. This algorithm allows for large changes in material interfaces to be modelled in a single step.The development of these fundamental techniques and their implementation in a single process modelling framework, ViennaPS, combines highly physical process simulation capabilities with computationally efficient process emulation and thus allows for a full description of modern and possible future manufacturing techniques. Therefore, this work provides the missing link between process emulation and simulation, finally enabling the unrestricted combination of both methods to accelerate DTCO cycles and thus the discovery of novel technologies for semiconductor fabrication.

Die Herstellung von immer leistungsstärkeren Mikroprozessoren durch die Verkleinerung von Transistoren ist bereits seit den 1950 er Jahren ein Haupttreiber für technologischen Fortschritt in fast allen Bereichen. Bis vor Kurzem konnte diese Verkleinerung hauptsächlich durch bessere Kontrolle von Prozessbedingungen und ohne drastische Änderungen der Herstellungstechnik erzielt werden. Durch die Einführung von neuen Materialien und dreidimensionalen Transistorgeometrien wurden diese Prozesse jedoch komplex und teuer. Daher wurde Technology Computer Aided Design (TCAD) für Hersteller unverzichtbar, um mögliche Technologien der Zukunft zu evaluieren. Die Simulation von Herstellungsprozessen ist daher essenziell für moderne Design Technology Co-Optimisation (DTCO) Zyklen, mit denen die nächste Generation von kleineren, effizienteren und leistungsstärkeren Halbleiterschaltkreisen produziert wird. Die Fähigkeiten eines Prozesssimulators sind häufig durch die verwendeten numerischen Methoden eingeschränkt. Die meisten Simulatoren basieren auf der Level Set Methode um bewegte Materialoberflächen während der Herstellung zu beschreiben. Jedoch können scharfe Kanten, welche in Epitaxieverfahren entstehen können, durch amentale Limitierungen dieser Methode, nicht angemessen beschrieben werden.Um dieses Problem zu lösen, wurde in dieser Arbeit ein neuartiges Advektionsschema für die genaue Beschreibung von Kristallflächen entwickelt, welches es möglich macht, Epitaxieverfahren in einem Level Set zu beschreiben.Die Emulation von Herstellungsschritten, welche statt der grundlegenden Physik eines Prozesses nur das geometrische Ergebnis beschreibt, hat durch seine hohe Effizienz immer mehr an Bedeutung für DTCO Zyklen gewonnen. Mit Emulationen können komplexe Transistorstrukturen innerhalb von Sekunden generiert werden und neue Transistorgeometrien schnell, mithilfe von Bauteil- und Schaltungssimulationen, evaluiert werden. In dieser Arbeit wurde, zum ersten Mal, die Emulation von Herstellungsprozessen direkt in einem Level Set durch die Entwicklung eines geometrischen Advektionsalgorithmus ermöglicht. Dieser Algorithmus erlaubt es, große Veränderungen von Materialoberflächen in einem einzige Schritt zu modellieren. Die Entwicklung fundamentaler Methoden und deren Implementierung in einem Prozesssimulator, ViennaPS, kombiniert physikalische Prozesssimulation mit effizienter Prozessemulation und erlaubt so eine ganzheitliche Beschreibung von modernen und potentiell zukünftigen Herstellungsverfahren. Daher konnte mit dieser Arbeit das fehlende Glied zwischen Simulation und Emulation geschaffen werden, welches das uneingeschränkte Zusammenwirken beider Methoden ermöglicht, um DTCO Zyklen und die Entdeckung neuartiger Halbleiterfertigungsmethoden zu beschleunigen.