Design of a charge sensitive amplifier for particle detection in silicon carbide CMOS technology

Abstract

Diese Arbeit befasst sich mit dem Design eines Ladungsverstärkers für das Auslesen von Teilchensensoren in der Hochenergiephysik unter Verwendung eines 2 μm CMOS Prozesses in Siliziumkarbid (SiC). Ziel dieser Arbeit ist es, einen ersten Schritt zu setzen, um die Eignung von SiC-CMOS-Elektronik für den Nachweis hochenergetischer Teilchen zu testen. Die durch das präsentierte Design des Verstärkers gewonnenen Erkenntnisse könnten in Zukunft die Entwicklung eines monolithischen aktiven Pixelsensors (MAPS) in SiC unterstützen. MAPS bieten eine hervorragende räumliche und zeitliche Auflösung sowie eine schnelle Datenverarbeitung, gepaart mit einer kompakten und kosteneffizienten Integration von Sensor und Ausleseelektronik auf demselben Chip mithilfe von CMOS-Technologie. Allerdings weist das normalerweise für MAPS verwendete Siliziummaterial nach hoher Bestrahlung erhebliche Schäden und Defekte auf, was sich negativ auf die Leistung des Sensors auswirkt. SiC, als ein Material mit einer größeren Bandlücke als Silizium, ist möglicherweise eine bessere Alternative in Bezug auf Resistenz gegen extreme Strahlenbelastung. Die Integration von MAPS in SiC unter Verwendung eines SiC-CMOS-Prozesses könnte daher die Leistung und Kompaktheit von MAPS mit der potenziellen Beständigkeit von SiC kombinieren.Das Design des CSA wurde mit dem 2 μm SiC-CMOS-Prozess des Fraunhofer IISB durchgeführt. Ein Layoutentwurf der CSA-Schaltung wurde im Rahmen einer MultiProject-Wafer-Produktion über Europractice und das Fraunhofer IISB eingereicht. Die Auslieferung des Chips ist nach der Fertigstellung dieser Arbeit vorgesehen. Daher konnten im Rahmen dieser Arbeit keine Design-Validierungsmessungen am physischen Chip durchgeführt werden.Simulationen der Schaltung zeigen, dass mit einer Eingangskapazität von 1 pF eine äquivalente Rauschladung von 107 e- erreicht werden kann. Für das Auslesen eines dünnen Sensors unter Verwendung der Epitaxieschicht eines im Fraunhofer IISB SiC CMOS Prozess entwickelten Chips und einer erwarteten Signalladung von 660 e- konnte ein Signal-zu-Rausch Verhältnis von etwa 6 erreicht werden. Mit einem dickeren Sensor könnte das Signal-zu-Rausch Verhältnis deutlich verbessert werden.Die Technologie befindet sich noch in einem frühen Entwicklungsstadium, was aktuell relativ große elektronische Bauteile zur Folge hat. Dadurch wird die Bandbreite der Schaltung durch die Einführung hoher parasitärer Kapazitäten stark begrenzt. Mit einer erreichten Bandbreite von etwa 31 kHz bei einer Verstärkung von etwa 51 dB gibt es noch Raum für Verbesserungen, wenn man den entworfenen CSA mit seinen Silizium-Pendants vergleicht. Mit der Weiterentwicklung von SiC-CMOS-Technologie ist jedoch eine Verringerung der Bauteilgröße und eine Verbesserung der Leistung künftiger Verstärkerschaltungen zu erwarten.

This thesis presents the design of a charge sensitive amplifier (CSA) circuit for the readout of particle sensors in high-energy physics using a 2 μm CMOS process in silicon carbide (SiC). This work aims to lay a first step towards testing the suitability of SiC CMOS electronics for detecting high-energetic particles. The knowledge gained by the design of the amplifier could aid the development of a Monolithic Active Pixel Sensor (MAPS) in SiC in the far future. MAPS offer excellent spatial and timing resolution as well as fast data acquisition paired with a compact and cost-efficient integration of the sensor and readout electronics on the same chip using CMOS technology. However, the silicon material conventionally used for MAPS shows considerable damage and defects after being exposed to high amounts of irradiation, which has a negative effect on the performance of the sensor. SiC, as a wide-bandgap material, potentially offers a better performance in terms of radiation hardness. The integration of MAPS in SiC using a SiC CMOS process could, therefore, combine the performance and compactness of MAPS with the potential endurance of SiC.The design of the CSA was done using the Fraunhofer IISB 2 μm SiC CMOS process. A layout design of the CSA circuit was submitted as part of a multi-project wafer production run via Europractice and Fraunhofer IISB. The delivery time of the chip is scheduled after the completion of this thesis. Therefore, no design validation measurement could be conducted on the physical chip as part of this work.Simulations of the circuit show that an equivalent noise charge of 107 e- is achievable with an input capacitance of 1 pF. For the readout of a thin sensor using the epitaxial layer of a chip developed using the Fraunhofer IISB SiC CMOS process and an expected signal charge of 660 e- for a minimum ionizing particle, a signal-to-noise ratio (SNR) of roughly 6 could be achieved. With a thicker sensor, the SNR could be improved significantly.The technology is still in an early stage of development, resulting in relatively large feature sizes for electronic devices. This imposes a significant limitation on the circuit’s bandwidth due to the introduction of high parasitic capacitances. With an achieved bandwidth of roughly 31 kHz at a gain of roughly 51 dB, there is still room for improvement when comparing the designed CSA to its silicon counterparts. But, with the maturing of SiC CMOS technology, a reduction in feature size and an improvement in the performance of future amplifier circuits can likely be expected.