In den letzten Jahrzehnten wurde der Fortschritt mikroelektronischer Schaltungen hauptsächlich von der Miniaturisierung der Bauelemente getragen. Diesem Trend wird durch das Erreichen fundamentaler physikalischer Grenzen jedoch langsam ein Ende gesetzt. Gleichzeitig wächst die Nachfrage nach energieeffizienteren und leistungsstärkeren Chips wie nie zuvor. Um diesem Bedarf nachzukommen, werden alternative Konzepte zur konventionellen CMOS-Technologie intensiv erforscht, wie zum Beispiel Quantencomputer oder an das menschliche Gehirn angelehnte neuromorphe Prozessoren. Zu diesen Konzepten zählt auch die so genannte mehrwertige Logik. Diese versucht, eines der größten Hindernisse auf dem Weg zu effizienteren Computerchips zu umgehen: Verbindungsleitungen, die in einem Prozessor einen großen Teil der Fläche ausmachen, tragen nicht direkt zur Rechenleistung bei. Wenn die Anzahl logischer Zustände von zwei (binäres System) auf drei (ternäres System) oder mehr erhöht wird, verringert sich die Anzahl der Verbindungsleitungen, indem deren Informationsdichte erhöht wird. Um solche Systeme mit mehrwertiger Logik zu implementieren, bedarf es Hardware, deren Zuverlässigkeit und Stabilität mit jener von binären Systemen mithalten kann. In dieser Studie werden zunächst historische und theoretische Grundlagen von Systemen mit mehrwertiger Logik diskutiert. Im experimentellen Teil werden schließlich Silizium-basierte Schottky-Barrier- Feldeffekttransistoren hergestellt und hinsichtlich deren Eignung für Systeme mit mehrwertiger Logik untersucht. An Hand einer systematischen Untersuchung des elektronischen Transports mit Hilfe von Multi-Parameter-Sweeps wird gezeigt, wie das Konzept der elektrostatischen Dotierung dynamische Anpassungen während des Betriebs ermöglicht. Um die Möglichkeiten dieser Bauteile zu demonstrieren, werden verschiedene Varianten ternärer Inverter- Schaltungen aufgebaut und elektrisch charakterisiert, wobei der Effekt der negativen differentiellen Transkonduktanz hier eine Schlüsselrolle spielt. Des Weiteren wird gezeigt, wie die Eigenschaft der Rekonfigurierbarkeit der verwendeten Transistoren gezielt eingesetzt werden kann, um die Inverter zwischen binärem und ternärem Betrieb umzuschalten. Es wird gezeigt, wie solche Schaltungen mit rekonfigurierbaren Transistoren realisiert werden können, die entweder eine oder aber vier unabhängige Gate-Elektroden haben. Außerdem wird der etablierte und zuverlässige Herstellungsprozess beschrieben, der schließlich das vielversprechende Potential aufzeigt, das diese Architektur für integrierte Schaltungen zukünftiger Generationen an den Tag legt.
de
Over the past decades, progress in microelectronics has mainly been driven by transistor scaling to gradually improve functionality per chip area. However, due to physical and technological limits, this trend is slowing down considerably. To satisfy the ever-growing demand for more capable and efficient data-processing chips, alternative computing paradigms beyond conventional complementary CMOS logic are desired, such as multi-valued logic. With ongoing miniaturization, the proportion of interconnect lines in terms of chip area has increased significantly, representing a major bottleneck in the advancement of digital electronics. Increasing the functional density of chips by employing multi-valued logic is a promising approach to mitigate this bottleneck. By using three (or more) logic levels instead of only two, as in binary systems, the required number of interconnect lines can be reduced while at the same time increasing their information density, thus improving overall device performance. Implementing multi-valued logic systems requires designing hardware with reliability and efficiency comparable to binary systems. In this thesis, silicon-based Schottky-barrier field-effect transistors with monolithic Al source/drain contacts are fabricated and their suitability for multi-valued logic architectures is demonstrated. Through a systematic study of electrical transport using large-scale multi-parameter sweeps, it is demonstrated that electrostatic doping enables dynamic runtime adjustments. This eliminates the limitations imposed by physical device implementation, contacts and doping levels. Cascoding the proposed devices reveals a negative differential transconductance characteristic, which was exploited to obtain ternary inverter circuits. In addition, the transistors have re-configurable functionality, allowing inverter circuits to switch between binary and ternary operation. Re-configurable transistors with one or four independent gate electrodes are characterized and evaluated for their suitability for ternary inverter circuits. The comparatively straightforward and well-understood fabrication process makes these devices promising candidates for further development of multi-valued logic systems.
en
Additional information:
Arbeit an der Bibliothek noch nicht eingelangt - Daten nicht geprüft Abweichender Titel nach Übersetzung der Verfasserin/des Verfassers
