Operation and verification framework for the FRad experimental ASIC

Abstract

Das Institut für Technische Informatik der Technischen Universität Wien hat zur Untersuchung von strahlungsinduzierten Fehlern in hochintegrierten Schaltungen einen experimentellen Chip, den FRad-Chip, entwickelt. Im Laufe des Entwicklungsprozesses wurde das Design auf unterschiedliche Arten simuliert, um die Funktionalität sicherzustellen. Selbst die detailtreuesten Simulationen sind jedoch kein vollständiger Ersatz für Tests mit dem tatsächlichen Chip, da auch später im Entwicklungszyklus noch Fehler auftreten können. Die spezielle Schnittstelle des Chips und die hohen Ansprüche an die Datenintegrität erfordern einen auf die Aufgabe zugeschnittenen Controller. Das Ziel der Arbeit ist es ein zuverlässiges Kontrollsystem zu entwickeln, um die Funktionalität des Chips nützen zu können und durch eine Reihe unterschiedlicher Tests die Funktionalität des FRad-Chips zu verifizieren. Dieser Schritt ermöglicht es dem Institut mit dem Chip zuverlässige Strahlungsexperimente durchzuführen, um letztendlich Modelle über strahlungsinduzierte Ladungen in Halbleitern zu kalibrieren. Das entwickelte System besteht aus zwei Komponenten. Das “Field Programmable Gate Array” (FPGA) steuert den FRad-Chip an und liest die Messdaten aus. Ein Computerprogramm bildet die Schnittstelle zu dem Benutzer, der einerseits die Messparameter anpassen kann und andererseits unmittelbar Rückmeldung über die Messergebnisse bekommt. Ausgiebiges Testen hat eine Schwachstelle in dem Chip aufgedeckt, die eine Anpassung des Chipdesigns notwendig machte. Mit den funktionierenden Teilen des Chips konnte ein erstes Experiment in einem Forschungsreaktor durchgeführt werden. Aufgrund der geringen Strahlendosis und Messdauer, konnten jedoch keine Effekte in dem Chip beobachtet werden. Experimente in einer “micro-beam” Einrichtung könnten alle relevanten Bereiche des Chips individuell für kurze Zeit Strahlung aussetzen und somit effizienter und zielgerichteter Daten liefern, um den Chip zu analysieren.

The Institute of Computer Engineering of the Vienna University of Technology developed the FRad-chip, an experimental application specific integrated circuit (ASIC) designed for the analysis of radiation effects in very large scale integrated circuits (VLSI). While simulations have been conducted successfully during the development process, the proper functionality of the fabricated chip has to be shown as well. However, as the chip has a non-standard interface and specific data integrity requirements, no means to access its functionality exist so far. The aim of this thesis is the development of a reliable framework for accessing the capabilities of the FRad-chip and ultimately to verify the ASIC itself in a series of tests. This enables the project team to use the chip for calibrating their fault models. The developed framework consists of two major parts. Firstly the field programmable gate array (FPGA) to control the ASIC and read out the measurement data and secondly a computer software to provide a front-end interface to configure the system and to analyse the resulting data on site. Extensive testing of the ASIC samples have unveiled an issue within the ASIC and made it necessary to fabricate another batch of ASICs. Finally initial experiments in a research reactor have been conducted, however due to the nature of the reactor and the short experiment duration no radiation induced errors have been detected. For a more efficient and comprehensive analysis of all ASIC areas a micro-beam experiment would be necessary to expose and test the individual target circuits in a controlled fashion.