GaN-based E-mode metal insulator semiconductor heterostructure field effect transistor

Abstract

Verbindungshalbleiter auf Nitridbasis sind die bevorzugten Materialien für eine Reihe von elektronischen und opto-elektronischen Anwendungen. Heterostruktur-Feldeffekt-Transistoren (HFETs) auf Galliumnitridbasis (GaN) zeigen großes Potential für Hochleistungsanwendungen. Bei wichtigen Leistungsmerkmalen, wie zum Beispiel dem Verhältnis zwischen Durchbruchsspannung und dem spezifischen Durchlasswiderstand, der Stromdichte, der maximalen Betriebsfrequenz, thermischer Stabilität und Verlusten konnten hier Verbesserungen gegenüber anderen Konzepten gezeigt werden. Darüber hinaus macht die Möglichkeit GaN basierte HFETs auf Silizium zu erzeugen diese Technologie auch wirtschaftlich konkurrenzfähig. Um jedoch alle Anforderungen der Halbleiterindustrie zu erfüllen, müssen auch die in dieser Technologie schwer zu kontrollierende, Anreicherungs- Typ HFETs (Enhancement-mode, E-Mode) zuverlässig produzierbar sein. In dieser Arbeit werden die Herstellung und die Eigenschaften von E-Mode HFETs mit dielektrisch isoliertem Gateanschluss (Metal-Insulator-Semiconductor, MIS) untersucht. Die Verwendung einer Isolatorschicht zwischen Gateanschuss und der Barriere verringert den Gate-Leckstrom und verbessert somit das On/Off Verhältnis und vergrößert die Gate-Overdrive Spannung. Innerhalb dieser Arbeit wurden zwei Konzepte untersucht: Sub-critical barrier MIS-HFETs mit dielektrisch dotierter Access-Region sowie "True-MOS". Beim ersten Konzept kommen sehr dünne Barrieren zum Einsatz durch die sich von selbst kein zwei-dimensionales Elektronengas ausbilden kann. Ein niedriger Access-Widerstand wird hier durch ein in-situ aufgebrachtes SiN capping erreicht. Das "True-MOS" Konzept ist ein Hybridprozess. Hier wird die Barriere unter dem Gate vollständig entfernt, wodurch, ähnlich wie bei einer MIS Struktur, die dielektrische Gateisolation direkt auf dem Halbleiter aufliegt, in dem sich der Kanal ausbildet. Durch das vollständige Entfernen der Barriere wird eine hohe Schwellspannung erreicht. Mit beiden Konzepten konnte eine positive Schwellspannung und der gewünschte EMode-Charakter erreicht werden. Das "True-MOS"-Konzept zeigt jedoch im Allgemeinen bessere Ergebnisse. Modellierung und Simulation wurden durchgeführt, um das beste MIS-HFET Design zu finden. Eine verallgemeinerte Methode zur Bestimmung des Einflusses mehrerer dielektrischer Schichten auf die Schwellspannung und den Accesswiderstand wurde entwickelt. Die Kleinsignalantwort der Störstellen am III/N-Interface wurde mit einem Model konzentrierter Elemente sowie numerischer Simulation modelliert.

Nowadays nitrides are the favourite semiconductor material system for a range of electronic and optoelectronic applications. Heterostructure Field Effect Transistors (HFETs) based on GaN proved to have a huge potential for high power applications. As a matter of fact, GaN HFETs outperform other device concepts in fundamental features such as breakdown voltage vs specific on-resistance, current density, maximum operating frequency, thermal robustness and power losses. Moreover the possibility to grow GaN heterostructures on foreign substrates such as silicon, makes GaN-based electronic cost-competitive against state of the art silicon products. As shown in this thesis, the missing feature of GaN-based HFETs is stable enhancement mode operation (E-mode), which is required to full-fill circuit design and safety requirements. This thesis work covers a feasibility study and development of E-mode HFETs, with dielectric-insulated gate contacts (MIS-HFETs). The inclusion of an insulator layer between the gate metal and the barrier layer reduces the gate leakage current improving the On/Off ratio and extending the maximum gate overdrive voltage which is fundamental in E-mode operation. Two approaches where mainly investigated: sub-critical barrier MIS-HFETs with dielectric doped access regions and True-MOS. The first concept adopts very thin barrier layers, which alone do not allow the formation of a two dimensional electron gas. Low access resistance is then ensured using an in-situ deposited SiN capping layer. The True-MOS is a hybrid approach in which the barrier layer is fully recessed below the gate, thus the electron channel is formed directly at the III-N/dielectric interface, similar to a Metal Insulator Semiconductor Field Effect Transistor. The full recess of the barrier layer grants high threshold voltages. With both concepts a positive threshold was reached, although the True-MOS showed overall higher performances. In order to find the most effective MIS-HFET design a modelling and simulation work was performed in parallel with the main technology stream. A generalised method to predict the impact of multiple gate dielectric layers on the device threshold voltage and access resistance was developed. The small signal response of the trap state present at the III-N/ interface was modeled by a lumped element modeling and numerical simulations.