Wurzer, J. (2022). Symmetrierung der Ströme in vier parallelen Halbbrückenzweigen mit zeitlich versetzten Schaltflanken [Diploma Thesis, Technische Universität Wien]. reposiTUm. https://doi.org/10.34726/hss.2022.106566
E370 - Institut für Energiesysteme und Elektrische Antriebe
-
Date (published):
2022
-
Number of Pages:
72
-
Keywords:
gestaffeltes Schalten von Brückenzweigen; parallele Pulsumrichterzweige
de
staggered PWM; active dv-dt reduction; parallel PWM converter branches
en
Abstract:
Durch die Forschung mit Siliziumkarbid-Halbleiterstrukturen ist es gelungen, Metall-Oxide-Semiconductor-Field-Effect-Transistors (MOSFETs) mit geringem Leitwiderstand für hohe Sperrspannungen zu erzeugen. Diese Ventile zeichnen sich durch eine hohe Schaltgeschwindigkeit aus resultierend in geringen Schaltverlusten. Die Leitverluste wiederum können durch Parallelschaltung mehrerer MOSFETs reduziert werden bzw. kann damit der maximale Ausgangsstrom des Konverterzweiges gesteigert werden. Durch Bauteiltoleranzen und unterschiedliche thermische Anbindung der Leistungshalbleiter an den Kühlkörper können sich in den parallelen Zweigen dabei allerdings unterschiedliche Teilströme einstellen. Die hohe Schaltgeschwindigkeit wiederum kann sich negativ auf Lebensdauer der an den Umrichter angeschlossenen Verbraucher auswirken. Bei Antrieben kann es beispielsweise zu einer Überlastung des Isolationssystems der Motorwicklungen und einer damit einhergehenden Reduktion der Lebensdauer kommen. Im Zuge dieser Arbeit wird deshalb die Parallelschaltung von vier Silicon-Carbide (SiC)-Halbbrücken in Form eines Abwärtswandlers erprobt, wobei die einzelnen Halbbrücken geringfügig zeitlich versetzt geschaltet werden. Die Gesamt-Ausgangsspannung wird durch Addition der Teil-Halbbrückenspannungen mittels dreier Gegentaktdrosseln („Saugdrosseln“) gebildet, wobei zunächst jeweils zwei Zweige mit einer Drossel addiert werden und die Ausgangsspannungen dieser zwei Drosseln über eine dritte Gegentaktdrossel die Gesamtausgangsspannung bildet. Durch zeitlich versetztes Ansteuern der Halbbrücken wird in Kombination mit den Drosseln die Steilheit du/dt der Schaltflanke der Gesamt-Ausgangsspannung signifikant reduziert (prinzipiell auf den Wert 1/4). Unsymmetrische (d.h. ungleiche) Ströme in den einzelnen Halbbrückenzweigen bzw. Drosseln können durch Kombinationen von hinsichtlich der Ausgangsspannung redundanten Schaltmustern ausgeregelt werden und die Strombelastung der einzelnen Zweige damit balanciert werden. Für die Auswahl der entsprechenden Schaltmuster müssen allerdings die Ströme der einzelnen Halbbrücken bzw. deren Differenzstrom gemessen werden. Ein Mikrocontroller wählt daraufhin anhand der gemessenen Zweigströme bzw. Zweigstromdifferenzen die optimale nächste Schaltfolge. Es werden zwei Methoden zur Erfassung der Ströme getestet. Durch den modularen Aufbau des Systems ist die Austauschbarkeit der Messschaltung, des Mikrocontrollers und der aus einem Vorgängerprojekt stammenden Halbbrücken mit Gatetreibern und Zwischenkreiskondensatoren gewährleistet. Über das extern vorgegebene PWM-Signal kann der Mittelwert der Ausgangsspannung im Bereich 0...600V (600V maximale Zwischenkreisspannung) variiert werden. Der maximale Ausgangsstrom beträgt 40A, d.h. je 10A für die vier parallelen Zweige. Zum Testen der Strombalanzierung wurden Störungen in einem bzw. zwei Zweigen durch zusätzliche ohmsche Widerstände (Simulation verschiedener MOSFET-On-Widerstände) eingebracht, welche vom implementierten Regelverfahren erfolgreich ausgeregelt wurden.
de
Successful research in the fi eld of silicon carbide (SiC) semiconductor structures results in today’s availability of Metal-Oxide-Semiconductor Field Effect Transistors (MOSFETs) showing low on-resistance at high blocking voltages. These devices are characterized by high switching speed resulting in low switching losses. The also low conduction losses, in turn, can be further reduced by connecting several MOSFETs in parallel, thus increasing the maximum output current of the converter branch. However, component tolerances and different thermal coupling of the power semiconductors to the heat sink can result in different partial currents in parallel half-bridge branches. The high switching speed, in turn, can have a negative effect on the service life of the loads connected to the converter. In drives, e.g., the insulation system of the motor windings can be overstressed with substantially life-time reduction. In the course of this work, the parallel arrangement of four SiC half-bridges in a buck converter topology is analyzed, whereby the individual half-bridges are PWM operated at slight time shifts. The total output voltage is formed by adding up the partial half-bridge voltages by means of three common-mode chokes ("interphase transformers"). Initially the output voltages of two half-bridge legs are added (combined) with one choke, which is performed again for the residual two half-bridge legs. Afterwards, the output voltages of the first two chokes again are combined by the third common-mode choke. By driving the four half-bridges in a staggered PWM mode, the dv/dt of the switching edge of the total output voltage is significantly reduced by this concept to the ratio. Unbalanced (i.e. unequal) currents in the individual half-bridge branches/chokes can be balanced by combinations of switching patterns that are redundant with respect to the output voltage, but affecting the current in the individual branches. For choosing the appropriate switching patterns, however, the currents of the individual half-bridges (or their current differences) must be measured. A microcontroller then selects the optimal next switching sequence based on the measured branch currents. Two concepts for measuring the currents are tested. The modular design of the system ensures the inter changeability of the measurement circuit, microcontroller and the half-bridges with gate drivers and DC link capacitors originating from a previous project. The average value of the output voltage can be varied in the range 0...600V (600V maximum DC link voltage) via an externally specified PWM signal. The maximum total output current is 40A, i.e. 10A each for the four parallel branches. To test the current balancing, disturbances in one or two branches have been introduced by additional ohmic resistors (simulating different MOSFET on-state resistances). The implemented current control scheme successfully balances the branch currents in case of such disturbances.