Title: Compilation techniques for reducing energy consumption of embedded digital signal processors
Language: English
Authors: Hirnschrott, Ulrich 
Qualification level: Doctoral
Advisor: Krall, Andreas
Assisting Advisor: Mössenböck, Hans Peter 
Issue Date: 2005
Number of Pages: 105
Qualification level: Doctoral
Abstract: 
The importance of System-on-Chip and System-in-Package solutions in the domain of embedded systems was steadily increasing during the last years. Due to the rising complexity of embedded applications and irregular processor architectures, highly optimizing compilers are needed to meet the stringent chip area and power dissipation requirements of such platforms.
The energy consumption of current processors is dominated by the dynamic power dissipation, which can be reduced largely by minimizing the number of memory accesses, minimizing execution cycles, and minimizing switching activities on buses.
This thesis contributes improvements on register allocation for an irregular architecture which reduce memory accesses and execution cycles, and a post-pass code optimization for minimizing the dynamic switching on the instruction memory bus. The techniques presented in this thesis are implemented in the context of the xDSPcore architecture which will be introduced shortly.

Die Bedeutung von System-on-Chip und System-in-Package Lösungen im Bereich eingebetteter Systeme hat während der letzten Jahren stetig zugenommen. Aufgrund der steigenden Komplexität eingebetteter Anwendungen und der irregulären Prozessorarchitekturen werden hoch optimierende Übersetzer benötigt, um die hohen Anforderungen an Chipgröße und Leistungsaufnahme zu erfüllen.
Der Energieverbrauch aktueller Prozessoren ist hauptsächlich durch die dynamischeLeistungsaufnahme bestimmt. Diese kann durch Minimierung von Speicherzugriffen, Minimierung der Ausführungszyklen und Minimierung der Schaltvorgänge an Bussen reduziert werden.
In dieser Dissertation werden Erweiterungen der Registerzuweisung für irreguläre Architekturen vorgestellt, welche die Auslagerungsbefehle reduzieren. Weiters wird eine Programmoptimierung präsentiert, welche die dynamischen Schaltvorgänge am Programmspeicherbus minimiert.
Die vorgestellten Techniken wurden für die Architektur des digitalen Signalprozessors xDSPcore implementiert.
URI: https://resolver.obvsg.at/urn:nbn:at:at-ubtuw:1-20049
http://hdl.handle.net/20.500.12708/13902
Library ID: AC04640182
Organisation: E185 - Institut für Computersprachen 
Publication Type: Thesis
Hochschulschrift
Appears in Collections:Thesis

Show full item record

Page view(s)

29
checked on Feb 26, 2021

Download(s)

56
checked on Feb 26, 2021

Google ScholarTM

Check


Items in reposiTUm are protected by copyright, with all rights reserved, unless otherwise indicated.