Toifl, A. (2018). Modeling and simulation of thermal annealing of implanted GaN and SiC [Diploma Thesis, Technische Universität Wien]. reposiTUm. http://hdl.handle.net/20.500.12708/158459
SiC; GaN; wide bandgap semiconductor; power devices; ion implantation; thermal annealing; physical modeling; semiconductor process simulation
en
Abstract:
Auf Silizium basierende Leistungsbaulemente nähern sich den Grenzen der fundamentalen Materialeigenschaften, wodurch das Interesse an Halbleitern mit breitem Bandabstand wächst. Die vielversprechenden Alternativen, wie Galliumnitrid (GaN) und Siliziumcarbid (SiC), stellen jedoch große Anforderungen an den Fabrikationsprozess. Während die SiC-Technologie bereits sehr weit entwickelt ist, erfordert GaN weitere Forschung. Von enormer Wichtigkeit für Leistungsbauelemente ist der Prozessschritt der Ionenimplantation, der einen nachfolgenden Annealing-Schritt benötigt, um eine ausreichend hohe elektrische Aktivierung zu erreichen. Diese Arbeit präsentiert die Herausforderungen der GaN-Technologie und vergleicht diese mit der Situation der SiC-Technologie. Die physikalischen Mechanismen während des thermischen Annealings und der Einfluss von Prozessparametern, wie der Temperatur und der Annealing-Zeit, auf die Effizienz der elektrischen Aktivierung werden untersucht. Semi-empirische Modelle werden aus experimentellen Daten hergeleitet, um GaN und SiC Leistungsbauelemente mit eng gekoppelten Prozess- und Bauelementsimulationen zu simulieren. Die vorgeschlagenen semi-empirischen Modelle beschreiben mit hoher Genauigkeit den elektrischen Aktivierungszustand von Aluminium-, Bor-, Stickstoff- und Phosphor-implantierten SiC. Eine Modellerweiterung ermöglicht die Vorhersage der elektrischen Aktivierung im Gleichgewicht von Silizium-implantiertem GaN. Die Modelle werden in einer aufwendigen Simulationsuntersuchung von hochmodernen doppelt-implantierten SiC Metall-Oxid-Halbleiter-Feldeffekttransistoren (DMOSFETs) und GaN Junction Barrier Schottky (JBS) Dioden angewendet. Eine Erhöhung der Annealing-Temperatur bedingt eine Verschiebung der Schwellspannung um 1,5V in den betrachteten DMOSFETs und der spezifische Durchlasswiderstand der JBS Dioden wird um eine Größenordnung reduziert, wenn die Annealing-Temperatur um 50 °C erhöht wird. Die großen Auswirkungen auf die Kennlinien der Bauelemente unterstreichen die Bedeutung der Modellierung von Annealing-Prozessen.
While silicon-based power devices are approaching their limits regarding fundamental material properties, the interest in wide-bandgap semiconductors is growing. However, the most promising alternatives, such as gallium nitride (GaN) and silicon carbide (SiC), cause several challenges in the fabrication process. Whereas the SiC technology is almost in a mature state, GaN requires further research. A processing step of utmost importance for power devices is ion implantation, which has to be followed by an annealing step in order to achieve sufficient electrical activation efficiency. This thesis addresses the challenges of GaN technology and compares them to the situation of SiC technology. In particular, the physical mechanism during the thermal annealing and the influence of process parameters (e.g., temperature and annealing time) on the electrical activation efficiency are investigated. Semi-empirical models are derived from experimental data in order to simulate GaN and SiC power device structures with closely coupled process and device simulations. The proposed semi-empirical models are confirmed to accurately describe the electrical activation state of aluminum-, boron-, nitrogen-, and phosphorus-implanted SiC. A model extension allows to predict the steady-state activation state of silicon-implanted GaN. The models are employed within an elaborate simulation study on state-of-the-art 4H-SiC double-implanted metal oxide semiconductor field effect transistors (DMOSFETs) and GaN junction barrier Schottky (JBS) rectifiers. In particular, increasing the annealing temperature by 100 °C is found to result in a threshold voltage shift of 1.5V in the DMOSFETs and the JBS rectifiers’ specific on-state resistance is reduced by one order of magnitude for a temperature increase of 50 °C. The strong impact on the devices’ characteristics corroborates the significance of modeling annealing capabilities.