Atomic layer deposited high-k metal oxides for Schottky-Barrier MOSFET devices on (100)-germanium and (100)-silicon substrates

Abstract

Die Einführung von sogenannten High-k Dielektrika in Kombination mit metallischen Gate Elektroden stellt eine der bedeutendsten Veränderungen für den Prozessablauf zur Fertigung von integrierten Schaltungen in der CMOS-Technologie dar. Diese hoch permittiven Dielektrika weisen dabei eine deutlich höhere relative Dielektrizitätskonstante als Siliziumdioxid auf.<br />Das Ziel der vorliegenden Arbeit ist der Einsatz von High-k Dielektrika in Metall-Oxid-Halbleiter Kondensatoren mit Oxid-Äquivalenzdicken unterhalb von einem Nanometer und deren Verwendung in Metall-Oxid-Halbleiter Feld Effekt Transistoren (Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET). Als Substratmaterialien werden (100)-Silizium (Si) und (100)-Germanium (Ge) untersucht. Ge weist dabei sowohl eine höhere Elektronen- als auch eine höhere Löcher-Mobilität als Si auf und ist deshalb ein guter Kandidat um Si als verwendetes Kanalmaterial abzulösen. Eine Herausforderung dabei ist die elektrische Passivierung von Defekten an der Grenzfläche vom Ge zum Dielektrikum. Hierbei sind besonders die Oxide der seltenen Erden, wie zum Beispiel La2O3, viel versprechende Kandidaten um in zukünftige CMOS Technologien integriert zu werden. Deshalb werden vorrangig die Eigenschaften von Lanthanoxid (La2O3), Zirkonoxid (ZrO2) und Aluminiumoxid, sowie Mehrlagen dieser Metall-Oxide im Kontakt zu den genannten Substratmaterialien untersucht. Der Inhalt der Arbeit umfasst zum Einen die Entwicklung eines Abscheideprozesses der genannten Oxide auf Si und Ge Substraten mittels der Atomlagen-Deposition (Atomic Layer Deposition, ALD). Diese neue Technik ermöglicht die erforderliche atomare Schichtdickengenauigkeit und atomare Homogenität der abgeschiedenen Schichten auf der Waferoberfläche zu erzeugen. Zum Anderen umfasst der Inhalt der Arbeit die Anwendung der abgeschiedenen Oxide in MOSFET Bauelementen und die Charakerisierung ihrer elektrischen, strukturellen und chemischen Eigenschaften. Dies geschieht in Kombination mit der Untersuchung von geeigneten metallischen Gate Elektroden Tantalnitrid, Titannitrid und Platin (Pt), welche mittels ALD oder mittels des Kathodenzerstäubungsverfahrens abgeschieden werden. In dieser Arbeit werden darüber hinaus die Eigenschaften von Nickel-Germanid und Platin-Germanid Elektroden für die Verwendung im Source und Drain Gebiet von n- und p- Kanal SB MOSFETs untersucht. Diese bilden zum Kanal der untersuchten Feld Effekt Transistoren eine Schottky-Barriere aus, so dass Schottky-Barrieren MOSFET (SB MOSFET) Bauelemente entstehen. Diese Bauelemente sind erstrangige Kandidaten um die schädlichen parasitären Widerstände in Source und Drain Gebieten zu verringern. Dabei bestimmen die parasitäre Widerstände im zunehmenden Maße die Kurzkanal-Eigenschaften in zukünftigen CMOS Technologien. Die Ergebnisse der Arbeit zeigen, dass Doppelschichten aus La2O3 und ZrO2 in SB MOSFET Bauelementen auf Si und auf Ge mit der geforderten sub-Nanometer Oxid-Äquivalenzdicke integrierbar sind. Darüber zeigen die Ergebnisse der Arbeit erstmals, dass eine Katalyse-ähnliche Reaktion eine essentielle Rolle in der Verbesserung der elektrischen Eigenschaften von High-k Dielektra auf Ge Substraten spielt. Dieser Ansatz beruht auf der Platin-unterstützten Oxidation der Grenzfläche vom Ge zum High-k Dielektrikum. Das Verfahren ist auf verschiedene Dielektrika im Kontakt mit Ge Substraten anwendbar und kann dabei eine Schlüsselrolle für die zukünftige Verwendung von Doppelschichten aus La2O3 und ZrO2 in MOSFET Bauelementen spielen.<br />

The introduction of high-k dielectrics in combination with metal gate electrodes signified one of the biggest changes in the production process flow of integrated circuits since the advent of CMOS technology.<br />These high-k dielectrics exhibit a considerable higher dielectric constant than silicon dioxide.<br />The aim of the present work is the implementation of scaled high-k dielectrics with equivalent oxide thicknesses (EOT) below one nanometer into metal-oxide-semiconductor field effect transistor (MOSFET) devices.<br />As substrate materials (100)-silicon (Si) and (100)-germanium (Ge) are applied. Ge is a strong candidate to be integrated in further CMOS technology due to its higher hole and electron mobility compared to Si as the channel material. However, the lack of appropriate electrical passivation of the defective Ge surface is a challenge. Especially, rare-earth oxides, e.g. La2O3, are promising materials to be integrated into further CMOS technology because of their superior passivation properties in contact to Ge and Si. Therefore preferentially the properties of Lanthanum-oxide (La2O3), Zirconium-oxide (ZrO2) and Aluminum-oxide as well as multilayers of these films for their use as high-k dielectrics are investigated.<br />One main part of this work addresses the development of a deposition process of these thin gate dielectrics by atomic layer deposition (ALD).<br />The ALD technique allows the required sub-nanometer thickness control and wafer level homogeneity. Furthermore, the work addresses the use of the deposited oxides in MOSFET devices and the investigation of their electrical, structural and chemical properties. In addition, the properties of ALD deposited nanoscaled platinum thin films or rf-sputter deposited tantalum nitride and titanium nitride are exploited. These metallic thin films are candidates for being gate electrodes in contact to high-k dielectric layers.<br />Moreover, the work addresses the properties of nickel-germanide and platinum-germanide electrodes for the use as source and drain regions in n- and p-channel MOSFETs. These electrodes form a Schottky-barrier to the MOSFET channel region. Thus a Schottky-barrier MOSFET (SB-MOSFET) device is formed. These transistor devices are possible candidates to overcome problems related to parasitic source and drain resistances in future CMOS technology. These resistances constitute a major drawback for device performance in short channel devices in future CMOS technology.<br />The results of this work show the scaling potential of bilayers of La2O3 and ZrO2, applied to Ge and Si SB-MOSFET devices, down to sub-1 nm EOT.<br />Moreover the results show for the first time, that a catalysis-based approach yields an essential contribution to the improvement of the electrical performance of Ge to high-k interfaces. This approach relies on a Pt-assisted oxidation of high-k dielectric interfaces in contact with the Ge channel layer. This approach is shown to be applicable to a broad range of high-k gate dielectric stacks and can be a key enabler for the future integration of La2O3 and ZrO2 into CMOS technology.<br />