Elektrische Transportuntersuchungen an quasi 1D NiGe/Ge Heterostrukturen

Abstract

Ein Blick auf die letzten Jahrzehnte zeigt, dass die Verkleinerung von Bauteilen ein wesentlicher Bestandteil für den Erfolg der Halbleitertechnologie darstellt. Diese Nanowissenschaften erweisen sich als richtungweisende Technologie des 21. Jahrhunderts, da traditionelle Methoden und Materialien zum Bau elektronischer Schaltungen und Bauelemente an ihre physikalischen Grenzen stoßen. Die Halbleiterindustrie muss mit physikalischen Grenzen zurechtkommen, an denen konventionelle Methoden scheitern. In der "International Technology Roadmap for Semiconductors" wurde ein Half-Pitch von periodischen Systemen von 36nm für 2012 angekündigt. In der Forschung werden Bauteile dieser Größenordnung schon seit längerem untersucht.<br />Diese Bauteile können aus verschiedenen Materialien bestehen, jedoch sind jene aus Halbleitermaterialien für die Chip-Herstellung von besonderem Interesse. Neue Bauteile wie SB-MOSFETs oder Spintransistoren sind potentielle Alternativen für zahlreiche Anwendungen und vielversprechende Kandidaten als Bausteine zukünftiger Speicher und Logikbauelemente. Neue Technologien ermöglichen es, die Transistoren in einem 3D-Chipdesign überall zu platzieren. Diese Diplomarbeit befasst sich mit der elektrischen Charakterisierung von NiGe/Ge/NiGe Nanowire Heterostrukturen. Um so einen Aufbau zu realisieren wurden Nanowires, welche mittels VLS gewachsen wurden, mit Nickel beschichtet. Im anschließenden Temperaturschritt bei 673K bildete sich an den Übergängen zwischen dem Nanowire und dem Nickel Kontakt ein Ni-Germanid, welches mit fortschreitender Zeit in den Nanowire hinein getrieben wird. Dieser Aufbau wurde mittels TEM untersucht, um die Übergange zwischen dem Ni-Germanid und dem Ge-Nanowire zu charakterisieren. Für die elektrische Charakterisierung wurden temperaturabhängige I-U Kennlinien gemessen.<br />Des Weiteren wurden auch backgated MOSFETs realisiert und vermessen. Bei den elektrischen Untersuchungen wurde ein interessantes Phänomen beobachtet: Wenn man eine negative Gatespannung an den NW SB-MOSFET anlegt und den Widerstand in Abhängigkeit der Temperatur misst, erkennt man, dass der Leitwert in einem gewissen Temperaturbereich plötzlich fällt und anschließend wieder steigt. Eine mögliche Erklärung für diesen Effekt könnte ein bevorzugtes Tunneln von Löchern durch die Schottkybarriere sein.<br />

Over the past decades, the main research focus involving construction parts was on reducing dimensions. This development is trend-setting for the 21st century. In the semiconductor industry, traditional methods and materials used to build circuits or building panels often reach their physical limits, being unable to fit future standards and requirements. Especially the semiconductor industry needs to be able to constantly re-adjust to narrower and narrower physical borders. Within the framework of the "International Technology Roadmap for Semiconductors" a half-pitch of a DDRAM of about 36nm by the year 2012 was agreed upon. In research settings, these sizes are already being used for several years. Devices are made from a variety of materials, but semiconductor materials such as germanium are of special interest. Examples for such devices include nanowires, which have the potential to replace conventional planar memory and logic devices. This new technology allows to place the transistor in a 3D design directly where it is needed. This diploma thesis is focused on the electrical characterization of a \mbox{NiGe/Ge/NiGe} nanowire heterostructure. To construct such a device, nanowires were grown using a VLS mechanism while the ends were covered with nickel. Afterwards, the sample was placed in a vacuum furnace at 673K. During this procedure, a nickel germanide layer was formed at the interface between nickel and germanium which migrated into the germanium nanowire after a period of time. The resulting structure was further characterized by using a transmission electron microscope. For the electrical characterization, I-V measurements were performed at low and high temperatures. Finally, back-gated MOSFETs were also processed and investigated.<br />During the electrical measurements a very interesting phenomenon was observed. When a negative voltage was applied to the back-gate contact at a certain temperature, the resistance dropped. A possible explanation for this is an enhanced tunneling of holes through the Schottky barrier at this temperature.