Ruch, B. (2021). Hot-carrier degradation in planar and trench Si-MOSFETs [Dissertation, Technische Universität Wien]. reposiTUm. https://doi.org/10.34726/hss.2021.89105
Bauelementzuverlässigkeit; Degradation durch heiße Ladungsträger; Drift-Diffusion Transportmodelle; MOSFET
de
Reliability of Devices; Hot-Carrier Degradation; Drift-Diffusion Transportmodelling; MOSFET
en
Abstract:
Bei der Entwicklung von neuen Transistortechnologien ist ein Hauptaugenmerk die Verbesserung der Zuverlässigkeit. In den letzten Jahrzehnten hat sich die Erforschung der Degradation an der Silizium-Oxid-Grenzfläche von Metal Oxid Halbleiter (MOS)-Strukturen auf das Hot-Carrier Degradation (HCD)-Phänomen konzentriert. Daher gibt es bisher viel Literatur zu diesem Effekt. Die vorliegende Arbeit konzentriert sich auf Eigenschaften von HCD, die bisher noch nicht gut untersucht sind. Ein Aspekt ist die Temperaturabhängigkeit in lateralen Lang-Kanal Transistoren. Obwohl bekannt ist, dass steigende Temperaturen Hot-Carrier Stress (HCS) unterdrücken, sind nur wenige Details über die Art der Defekte bekannt, die bei verschiedenen Temperaturen entstehen. Mit spektroskopischem Charge Pumping (CP) wird gezeigt, dass die energetischen Spektren der Defekte nach HCS von der Stresstemperatur in gleicher Weise wie von der Stressdauer beeinflusst werden. Daraus kann geschlossen werden, dass die Temperatur nur einen Beschleunigungsfaktor von HCD darstellt und keinen Einfluss auf die durch den Stress entstandenen Defekttypen hat. Es wird eine effiziente Messstrategie entwickelt, um die Anzahl der Defekte zu minimieren und die Anzahl der Defekte zu quantifizieren, die durch die Recovery nach dem Stress verloren gehen, bevor sie charakterisiert werden können. Dieser Aufbau nutzt Polysilizium-Heizstrukturen, bei denen die Bauteiltemperatur innerhalb von Sekunden um bis zu 200 °C verändert werden kann. Ein weiteres wenig erforschtes Detail von HCD, das an lateralen Transistoren untersucht wird, ist das Zusammenspiel von Border und Interface Traps. Es wird gezeigt, dass durch den Stress erzeugte Border Traps, welche elektrisch aktive Defekte darstellen, die sich in der Nähe der Grenzfläche im Oxid befinden, eine starke Spannungsabhängigkeit aufweisen. Die Untersuchung von Defekten erfordert Modelle zur Beschreibung ihrer Wechselwirkungen mit den Ladungsträgern des Halbleiters. Für Grenzflächendefekte wird üblicherweise das Shockley Read Hall (SRH)-Modell verwendet, um die Zeitkonstanten der Defekte zu modellieren. Leider vernachlässigt dieses Modell atomare Strukturänderungen. In einem experimentellen Vergleich wird das SRH-Modell dem kompletteren Non-Radiative Multi-Phonon (NMP)-Modell gegenübergestellt. Letzteres modelliert die Strukturrelaxationen durch eine Relaxationsenergie. Mit dieser Relaxationsenergie wird eine Brücke zwischen dem SRH- und dem NMP-Modell geschlagen. Dies wird umgesetzt, indem die SRH-Wirkungsquerschnitte durch einen Arrhenius-Faktor modifiziert werden, der die NMP-Relaxationsenergie enthält. Es wird gezeigt, dass, obwohl alle Modelle leicht unterschiedliche Ergebnisse liefern, Interpretationen der Daten aller Modelle zu ähnlichen Schlussfolgerungen führen. Daher hat sich das SRH-Modell lange Zeit in der Beschreibung der Defektwechselwirkung bewährt, obwohl es die Relaxationsenergie nicht berücksichtigt. Neben lateralen Bauelementen werden auch kompensierte Trench-MOSFETs untersucht. Bislang haben sich nur wenige Untersuchungen von HCD auf diese komplexen zweidimensionalen Strukturen konzentriert. Daher wird die CP-Methode zunächst für diese Bauelemente angepasst. Es wird gezeigt, dass die Ränder der Strukturen die Messergebnisse verfälschen können und es wird ein Modell zur Beseitigung dieser unerwünschten Einflüsse vorgestellt. Auf der Basis der Reverse-Bias CP-Methode wird ein experimenteller Ansatz entwickelt, der lokale Defektdichten in der Nähe des Gate Fußpunkts von Trench-MOSFETs liefert. Mit dieser neuen Messmethode werden verschiedene HCS-Bedingungen und verschiedene geometrische Variationen des kompensierten Trench-MOSFETs untersucht. Die Ergebnisse werden mit zwei Drift-Diffusionsgrößen verglichen, dem vertikalen elektrischen Feld und der Stoßionisationsrate, die aus Technology Computer-Aided Design (TCAD)-Untersuchungen der Struktur gewonnen werden. Es wird gezeigt, dass diese einfachen TCAD-Simulationen die Intensität und den Ort der Spannungsschädigung nicht genau vorhersagen können.
de
As transistor technologies evolve, reliability is, apart from performance, a main driver of development. For the past decades, research on the degradation of the silicon-oxide interface of metal oxide semiconductor (MOS) structures has put a lot of focus on the hot-carrier degradation (HCD) phenomenon. Therefore, a lot of knowledge about this effect has been gathered so far. This work investigates properties of HCD which have so far still not been understood well. One aspect is the temperature dependence in lateral long-channel devices. Although it is known that increasing temperatures suppress hot-carrier stress (HCS), few details about the nature of the defects created at various temperatures are known. Using spectroscopic charge pumping (SPCP), it is shown that the energetic spectra of the traps after HCS are influenced by the stress temperature in the same way as by the stress duration. It is therefore concluded that temperature is only an acceleration factor of HCD and does not influence the types of defects which are created. An efficient measurement strategy is developed in order to minimize and thereby quantify the number of defects which are lost to recovery after stress before they can be characterized. This setup includes the use of poly-silicon heater structures where the device temperature can be changed by up to 200 °C within seconds. Another little explored detail of HCD is the interplay of border and interface traps, which is investigated on lateral transistors. It is shown that newly created border traps, electrically active defects which are located near the interface in the oxide, have a stronger voltage than time dependence. Generally, the investigation of defects requires models to describe their interactions with the carriers of the semiconductor. For interface defects, the Shockley Read Hall (SRH) model is usually used to model the defect time constants. Unfortunately, this model disregards reconfigurations in the atomistic structure. In an experimental benchmark, the SRH model is compared to the more complete non-radiative multi-phonon (NMP) model. The latter models the structural relaxations by a relaxation energy. Using this relaxation energy, a bridge between the SRH and NMP models is built. This is realized by modifying the SRH cross sections by an Arrhenius factor which employs the NMP relaxation energy. It is shown that although all models yield slightly different results, interpretations of the data of all models leads to very similar conclusions. This investigation explains why the SRH model has persisted in the description of defect interaction for a long time although it does not consider relaxation energies. Apart from lateral devices, compensated trench MOSFETs are investigated. So far, few investigations of HCD have focused on these complex two-dimensional structures. Therefore, the charge pumpin (CP) method is adapted for these devices first. It is shown that the edges of the structures can distort the measurement results and a model for the removal of these unwanted influences is presented. On the basis of the reverse bias CP method, an experimental approach, which yields localized profiles near the gate base point of trench devices, is developed. Using this new measurement method, different HCS conditions and various geometrical variations of the compensated trench device are investigated. The results are compared to two drift-diffusion quantities, the vertical electrical field and the impact ionization rate, which are obtained from technology computer-aided design (TCAD) investigations of the device. It is shown that these simple TCAD simulations cannot accurately predict the intensity and location of the stress damage.