Integration eines FFT-Cores in einen feldprogrammierbaren Baustein zur Korrelation in Grauwertbildern

Abstract

In der Automatisierungstechnik ist oftmals eine rasche und zuverlässige Erkennung von Teilen im industriellen Prozess erforderlich.<br />Im speziellen ist es oft gefordert, bekannte Objekte beispielsweise auf einem Förderband zu erkennen und deren Lage und Orientierung zu bestimmen. Dazu gibt es Verfahren, die man unter dem Begriff "Template Matching" zusammenfassen kann. Solch ein Verfahren soll komplett in eine industrietaugliche, intelligente Kamera portiert werden. In dieser Kamera stehen zwei Elektronikbausteine für die Algorithmen zur Verfügung. Es handelt sich hierbei um einen FPGA-Baustein und einen 400Mhz Prozessor. Aufgrund ihrer Struktur können in FPGA's Rechenoperationen parallel abgebildet werden, dadurch wird eine hohe Verarbeitungsgeschwindigkeit ermöglicht. Diese Diplomarbeit befasst sich nun damit, die Algorithmen für den FPGA-Baustein zu realisieren.<br />Bildverkleinerungen und -transformationen vom Orts- in den Frequenzbereich werden im FPGA zur Unterstützung des Prozessors durchgeführt. Die ausgewählten und entwickelten Verfahren wurden in der Hardwarebeschreibungssprache VHDL beschrieben bzw. parametriert. Diese wurden mit einer Testumgebung simuliert und nach erfolgreicher Simulation in die Kamera portiert. Das FPGA der Kamera verfügt über einen fertigen Core, der die Einbindung des speziellen Codes über proprietäre Schnittstellen ermöglicht. Abschlieÿend wurden noch Testprogramme für den Prozessor geschrieben, um erstens die Signalverarbeitung im FPGA zu überprüfen und um zweitens Rechenverarbeitungszeiten zu messen und auszuwerten.<br />

In industrial automation there is a high need in fast and robust part-recognition methods for a growing number of processes. A frequently occurring task for example is to identify well known objects on a belt conveyor and further determine the correct position and attitude.<br />Commonly used methods capable of solving such tasks are known under the term template matching. One of the main subject described in this diploma thesis is to integrate one of these methods into a industrial qualified smart camera. For data processing should be carried out in two electronic components inside this smart camera. These components are a freely programmable FPGA and a micro processor running at a frequency of 400MHz. Due to the high scalability of algorithms inside FPGA highest processing performances are possible leading to acceptable throughputs required for industrial processes. The main methods and subtasks treated in this diploma thesis are image downscaling and image transformation from and to the frequency space using Fast Fourier Transformation algorithms. The chosen methods and algorithms are almost implemented in VHDL leading to high portability and exibility for future tasks. The design-phase thereby had been splitted into a test-bench simulation and a subsequent integration into the predetermined camera architecture. The following step was to write test routines for measuring and verification tasks proofiling the correct functioning of the implemented modules.