Clocked, regenerative comparators in deep-sub-micron CMOS

Abstract

Ein Komparator ist eine Schaltung, die ein Eingangssignal mit einer Referenzspannung vergleicht und einen logischen Wert ausgibt, welcher anzeigt, of das Eingangssignal höher oder niedriger ist. Im speziellen verwendet ein getakteter, mitgekoppelter Komparator die Mitkopplung, welche meistens mittels zwei gegeneinander geschalteten Invertern (Latch) erzeugt wird, um eine schnelle Entscheidung zu erzwingen. Aufgrund der Mitkopplung ist auch eine eigene Resetphase notwendig, um den Komparator für eine neue Entscheidung bereit zu machen. Deswegen wird ein mitgekoppelter Komparator getaktet, um abwechselnd eine Entscheidungs- und eine Resetphase zu bestimmen. Der Vorteil von getakteten, mitgekoppelten Komparatoren ist ihre schnelle Entscheidungsdauer und auch meistens ein geringer Leistungs- und Flächenverbrauch im Chip.<br />Somit werden in vielen Fällen getaktete, mitgekoppelte Komparatoren in schnellen Analog-Digital Konvertern verwendet, wie z.B. in einem Parallel Konverter (Flash ADC) oder einem Kaskadenkonverter wo viele, parallel angeordnete, getaktete, mitgekoppeltete Komparatoren benötigt werden. Eine andere Anwendungen solcher Komparatoren sind die Implementierung in z.B. Schaltungen, die die Spannungswerte angelegter analoger Spannungen miteinander vergleichen und die entsprechende Platzierung in einer geordneten Wertereihenfolge erkennen. Weiters können Komparatoren z.B. in einem SRAM oder DRAM als Bitausleseverstärker oder z.B. als Datenaufbereitungsschaltung in einem schnellen Demultiplexer verwendet werden.<br />Diese Doktorarbeit handelt von getakteten, mitgekoppelten Komparatoren, welche in einer 0.12µm CMOS Technologie mit einer nominalen Versorgungsspannung von 1.5V entwickelt werden. Die Anforderungen an solche Komparatoren sind neben vielen anderen Dingen z.B. ein niedriger Leistungsverbrauch, eine hohe Taktfrequenz und eine für die Anwendung genügende Sensitivität und Offset.<br />Nach einem allgemeinen Überblick von verschiedenen Komparatorschaltungen in Kapitel 1, die Erklärung der Grundlagen getakteter, mitgekoppelter Komparatoren in Kapitel 2, die Beschreibung vieler aktueller, internationaler Arbeiten zu diesem Gebiet in Kapitel 3 und eine Einführung in die verwendete 0.12µm CMOS Technologie in Kapitel 4 werden die eigenen Entwicklungen und Erweiterungen zum aktuellen Wissensstand in Kapitel 5 beschrieben.<br />Für die Entwicklung einer getakteten, mitgekoppelten Komparatorschaltung im Rahmen der Dissertation wurden folgende neue Verfahren verwirklicht:<br />-> Eine Zeitverzögerung zwischen dem Enable- und dem Resetsignal erhöht in einigen Komparatoren die Ausgangsspannungsdifferenz und deren Dauer damit ein nachgeschaltetes logisches Gatter die logische Entscheidung des Komparators besser erkennen kann.<br />-> Andere Komparatorschaltungen beinhalten zwei kreuzgekopplete Transistoren im Teil, wo sich Eingangstransistoren befinden, so das schlussendlich vom Komparator nur dynamische Leistung verbraucht wird.<br />-> Ein Verfahren zur Einstellung der Sensitivität eine Komparators wurde entwickelt, wo bei einer niedrigeren Taktfrequenzen als bei der maximal möglichen des Komparators die Sensitivität erhöht werden kann.<br />-> Eine Komparatorschaltung enthält zwei Transistoren, die als aktive Last geschaltet sind und die auch zum Reset des Komparators verwendet werden, was die parasitären Lastkapazitäten an den Ausgangsknoten vermindert und damit die Entscheidungsgeschwindigkeit erhöht.<br />-> Das Verhalten der Sensitivität einiger Komparatoren in Abhängigkeit von einer gesenkten Vorspannung der n-Wannen bestimmter p-MOS Transistoren wurde mittels BER-Messungen gezeigt.<br />Um einen getakteten, mitgekoppelten Komparator in einem Testchip zu charakterisieren, wurde eine Messumgebung entwickelt, die im Anhang beschrieben ist. Weiters wurden Zusatzschaltungen in einige Testchips mit Komparatoren eingebaut, wie z.B. ein analoger Spannungsbuffer mit einer -3dB Grenzfrequenz von 10GHz, einer kleinen Eingangskapazität und mit der Fähigkeit das 50Ohm-Meßsystem außerhalb des Testchips treiben zu können, um die Ausgangssignale des zu testenden Komparators auf einem schnellen Oszilloskop betrachten zu können oder wie z.B. eine Zusatzschaltung, mit der man die Verzögerung des implementierten Komparators mittels Messung von Gleichspannungen bestimmen kann, um den Einsatz schneller Oszilloskope oder Messfehler, die durch Hochfrequenzeffekte verursacht werden, zu vermeiden.<br />

A comparator compares in principle an input signal with a reference voltage and has as a result a logical value, which indicates whether the signal is lower or higher. Especially a clocked regenerative comparator uses positive feedback (regeneration), which is mostly generated with two cross-coupled inverters (latch), to force a fast decision. Due to the positive feedback a separate phase is needed to reset such a comparator to be ready for a new decision. Therefore such comparators are clocked to define distinct regeneration and reset phases. The advantage of clocked regenerative comparators is their fast decision time and mostly their low power consumption and their typical occupation of a small area on the chip.<br />Therefore in most cases clocked regenerative comparators are used in fast ADCs, e.g. a flash ADC or a folding converter system, where many clocked regenerative comparators are implemented, which work in parallel. Other applications of clocked regenerative comparator circuits are their usages in an analog rank-order extractor or as a voltage sense amplifier in SRAMs or DRAMs or for data regeneration in e.g. a fast demultiplexer.<br />This PhD thesis focuses on clocked regenerative comparators in a 0.12µm CMOS technology with a nominal supply voltage of 1.5V. The demands on such a comparator are among many others e.g. a low power consumption, a high sampling rate and a sufficient sensitivity and offset.<br />After a general overview of different types of comparators in chapter 1, the explanation of the fundamentals of clocked regenerative comparators in chapter 2, the description of the state of the art in this area in chapter 3 and an introduction into the used CMOS technology in chapter 4, the own designs and extensions to the state of the art are described in chapter 5. For designing a comparator new techniques were proposed:<br />-> A delay between the enable and the reset signal was introduced to some comparators to somewhat enhance the output voltage difference and the time length of the output voltage so that a following logic gate better recognizes the comparator's logic decision.<br />-> Other comparator circuits contained two cross-coupled transistors in the part with the input transistors so that only dynamic power is consumed.<br />-> A technique to tune the sensitivity of a comparator is proposed, where at lower clock frequencies than the maximum possible clock frequency the comparator is able to work, the sensitivity is enhanced.<br />-> One comparator contains active load transistors, which are also used to reset the comparator which saves additional parasitic capacitances at the output nodes to enhance speed.<br />-> The possibility to fine-adjust the optimal working point, where the best BER occurs at a distinct input common-mode voltage level, and the slight improvement to the sensitivity of some comparators, when lowering the bias voltage of the n-wells of distinct p-MOS transistors are shown with BER measurements.<br />To be able to characterize clocked regenerative comparators, an off-chip measurement setup was developed, which is described in the appendix.<br />Furthermore several on-chip measurement techniques were proposed, e.g.<br />an analog voltage buffer with a -3dB corner frequency of 10GHz, a low input capacitance and which is able to drive a 50Ohm off-chip measurement system to watch the output voltages of a comparator on a fast oscilloscope or e.g. an on-chip delay time measurement technique for a comparator, where only DC voltage levels have to be measured to avoid the need for a fast oscilloscope or to avoid measurement errors caused by high-frequency effects.<br />