Qualitätsanalyse und Verbesserung der Layout-Parasitenextraktion für Deep Submicron Technologien bei IFX

Abstract

Bei der Entwicklung mikroelektronischer Schaltungen wird ein Satz von Bauelementen miteinander verbunden und dadurch die gewünschten Schaltungseigenschaften erzielt. Die Entwicklung erfolgt über eine Erstellung eines grafischen Schaltplans. Diese grafische Darstellung wird dann in eine ASCII Darstellung umgewandelt - die sogenannte Netzliste. Jedem der Bauelemente ist ein elektrisches Modell hinterlegt, so dass diese Netzliste in einen Analog-Simulator eingelesen werden kann, mit dem dann die elektrischen Eigenschaften simuliert und ausgewertet werden können. Durch Adaption der Kombination und der Größen der Bauelemente kann dann die gewünschte Eigenschaft erzielt werden. Dem folgt dann eine Umsetzung in ein Layout, das einem Schichtenmodell entspricht. Dabei ist aber jedes dieser Bauelemente in seiner Umsetzung nicht ideal sondern mit parasitären elektrischen Größen wie Kapazitäten, Induktivitäten und reellen Widerständen behaftet. Die Summe dieser beeinflusst das gewünschte Verhalten. Darum ergibt sich die Notwendigkeit aus dem Layout die Größen dieser Parasiten zu ermitteln. Dieses Ermitteln der elektrischen Größen aus dem Layout wird als Layoutextraktion bzw. Parasitenextraktion bezeichnet. Das Ergebnis ist eine erweiterte elektrische Netzliste, die neben den tatsächlichen, Bauelementen der Schaltung zusätzlich noch parasitäre Elemente enthält. Simulationstechnisch kann dann der Einfluss dieser Parasitären Elemente beurteilt werden und damit eine eventuell nötige Änderung des Layouts und/oder der Schaltung abgeleitet werden. Die Entwicklung von Schaltungen und die parasitäre Extraktion erfolgen Schrittweise. Diese Schritte sind in sogenannten Design-Flows definiert. Design-Flows sind die expliziten Kombinationen von EDA. Die genauste Methode zum Ermitteln von parasitären Elementen sind elektromagnetische Field-Solver. Das sind spezialisierte Programme, die Lösungen von Maxwell-Gleichungen direkt ermitteln. Sie werden verwendet, wenn höchste Genauigkeit erforderlich ist. In der Layout-Extraktion können analytische Formeln für einfache oder vereinfachte Geometrie verwendet werden, wo die Genauigkeit weniger wichtig als die Schnelligkeit ist. Wenn aber die geometrische Konfiguration nicht einfach ist und die Anforderungen an die Genauigkeit keine Vereinfachungen zulassen, müssen Lösungen der Maxwell-Gleichungen ermittelt werden. Für die komplexen Geometrien werden verschiedene numerische Methoden für die Feldberechnung verwendet. Layout-Daten enthalten Formen, die gewünschte Dimensionen haben. Die tatsächliche Große jeder Zeile unterscheidet sich von der erstellten Dimension. Diese Variationen können zufällig oder deterministisch sein. Sie werden durch Schwankungen in der Fertigung verursacht. Die deterministische Streuung können während der parasitären Extraktion modelliert werden. Zufällige Streuungen sind im Prinzip nicht modellierbar und können nur durch die statistischen Methoden erfasst werden. Charakterisierung und Kompensation von Prozesssteuerungen stellen ein besonders großes Problem dar.<br />

In the development of microelectronic circuits there is a set of interconnected devices and thus the desired circuit characteristics obtained. The development happend by drawing of a graphical circuit diagram. This graphical representation is then converted to an ASCII representation - the so-called netlist. Each of these components is an electrical model deposited, so that this netlist can be loaded into an analog simulator, the electrical properties will be simulated and results can be evaluated. Through adaptation of the combination and the sizes of the components the desired properties are obtained. This is followed by an implementation in a layout that corresponds to a layer model. However, each of these components in its implementation is not ideal but with parasitic electrical parameters such as capacities, inductances and resistances afflicted. The sum of these parastics influences the desired behavior. That makes the need these parasites to be determined. This Determine the electrical parameters from the layout is called layout parasitic extraction. The result is an advanced electrical netlist, that in addition to the actual components contains alsot the additional parasitic circuit elements. The development of circuits and the parasitic extraction happend step by step. These steps are in so-called design flow defined. Design flows are the explicit combination of EDA tools to design an integrated circuit. The most accurate method to determine the parasitic elements are electromagnetic field solver. These are specialized programs that are solutions of Maxwell's equations directly determined. They are used when maximum accuracy is required. In the layout extraction can analytical formulas for simple or simplified geometry be used, where the accuracy is less important than the speed. But if the geometric configuration is not simple and the accuracy requirements do not allow simplifications, thw solutions of Maxwell's equations must be determined. For complex geometries, there are various numerical methods for field calculation. Layout data have forms of the desired dimensions. The actual size of each line is different from the drawn dimensions. These variations can be random or deterministic. They are caused by fluctuations in production. The deterministic fluctuations can be modeled during the parasitic extraction. Random fluctuations in principle can not be modeled, they are considered only by the statistical methods.<br />Characterization and compensation of process fluctuations present a particularly serious problem.