Integrated circuits for photonic quantum simulators

Abstract

Quantensimulatoren sind essenzielle Werkzeuge, die versprechen die Geheimnisse der Quantenmechanik zu lösen und verschiedene Bereiche zu revolutionieren, welche für klassische Computer oft unüberwindbare Herausforderungen darstellen. Ein photonischer Quantensimulator verwendet Photonen als Qubits, welche die grundlegende Einheit der Quanteninformation darstellt. Diese sind vergleichbar mit klassischen Bits, Qubits können sich jedoch in einer Superposition zweier Zustände befinden[. Diese Dissertation beschreibt die Entwicklung von (opto)elektronisch integrierten Schaltkreisen für einen integrierten photonischen Quantensimulator, der im Rahmen eines EU-Projektes entwickelt wurde. Eine Photonisch Integrierte Schaltung (engl. photonic integrated circuit, PIC) ermöglicht gatterbasierte Quantensimulationen mit Pfadkodierung, die Implementierung von Quantengattern mit Interferometern und die Auswertung der Ergebnisse mit Einzelphotonen-Lawinenfotodioden (engl. single photon avalanche diode, SPAD). Dabei müssen die elektronischen Schaltkreise dreidimensional (3D) mit der PIC integriert werden, wobei die Verlustleistung gering sein muss, um die PIC so wenig wie möglich zu beeinflussen. In der vorliegenden Arbeit wird die Entwicklung und Charakterisierung der anwendungsspezifischen integrierten Schaltungen (engl. application-specific integrated circuit, ASIC), welche in der 0,18 μm Hochspannungs-CMOS-Technologie von X-FAB entworfen und in zwei Produktionsläufen hergestellt wurden, beschrieben. Die Mixed-Signal-Schaltungen verteilen sich auf vier Heizungssteuerchips (PWM-ASICs) und einen Gater-ASIC für die Kontrolle der SPADs. Im Forschungsprojekt wurden zwei Versionen des Gater-ASIC entworfen, ein Gater-ASIC mit monolithisch integrierten SPADs und ein Gater für externe SPADs, die mittels Drahtbond-Technik mit dem ASIC verbunden sind.Die Gater-ASICs verwenden eine hohe Überspannung (engl. excess bias voltage) von bis zu 9,9 V und sind vollständig mit dem Takt des Quantensimulators synchronisiert. Jeder ASIC verfügt über neun unabhängige Kanäle, welche detektieren können, ob zumindest ein Photon innerhalb eines einstellbaren Zeitfensters eintrifft. Das kürzest mögliche Zeitfenster ist knapp unter 1 ns lang. Der Gater mit externen SPADs weist dank des sehr kurzen Zeitfensters eine äußerst niedrige Dunkelzählrate von etwa 10 bis 100 Dunkelzählungen pro Sekunde sowie eine hohe Photon-Detektions-Wahrscheinlichkeit (engl. photon detection probability, PDP) von ungefähr 70 % auf (635 nm; 9,9 V Überspannung). Ein Kanal erreichte sogar eine noch höhere PDP von beinahe 80 %. Der Gater mit integrierten Silizium-SPADs erzielt eine PDP von etwa 50 % bei einer Wellenlänge von 635 nm und einer Überspannung von 9,9 V. Beide Gater-ASICs haben eine Gesamtleistungsaufnahme von weniger als 250 mW und eine sehr schnelle Anstiegsgeschwindigkeit von über 20 GV/s an der Kathode.Der PWM-ASIC verwendet ein pulsdauermoduliertes (eng. Pulse-width modulation, PWM) Spannungssignal, um die Temperatur der Interferometer zu steuern und gleichzeitig die Verluste innerhalb der PWM-ASIC und damit den Gesamtstromverbrauch des Quantensimulators drastisch zu reduzieren. Die variable Pulsdauer des PWM-Signals bestimmt direkt die durchschnittliche Heizleistung an den Heizwiderständen. Die PWM-Erzeugung basiert auf einem Verzögerungsleitungsansatz (engl. delay-line approach) und liefert einen Spannungshub von 9,9 V, welcher mit dem Takt des Quantensimulators synchronisiert und auf eine Basisfrequenz von bis zu 100 MHz ausgelegt ist. Der Chip verfügt über 40 PWM-Kanäle, von denen jeder bis zu 130 mW Heizleistung an die 750 Ω Widerstände liefern kann. Acht zusätzliche Transimpedanzverstärker-Kanäle (eng. Transimpedance amplifier, TIA) stehen zur Verfügung, die eine Echtzeitüberwachung der optischen Leistung innerhalb der PIC zur Charakterisierung ermöglichen. Die Heizleistung jedes Kanals lässt sich individuell über eine SPI-Schnittstelle einstellen.Alle (opto)elektronisch integrierten Schaltkreise sind monolithisch in den ASICs integriert, wodurch zusammen mit der PIC ein dreidimensional integrierter Quantensimulator möglich wird. Die entwickelten Topologien legen den Grundstein für einen kostengünstigen integrierten Quantensimulator mit einer großen Anzahl von Quantengattern und Detektoren, welcher bei Raumtemperatur betrieben werden kann. Die neuartigen Ansätze aller ASICs sind vollständig skalierbar und können leicht auf eine größere Anzahl von Qubits erweitert werden. Ein Quantensimulator mit einer großen Anzahl an Qubits bietet der Menschheit erhebliche Potenziale, indem er hilft, komplexe quantenmechanische Probleme zu verstehen und Lösungen für Herausforderungen zu finden, die bisher nicht simuliert oder experimentell überprüft werden konnten.

Quantum simulators are crucial tools that promise to solve the mysteries of quantum mechanics and revolutionise various fields that are often prohibitively difficult for classical computers. A photonic quantum simulator uses photons as qubits, which are basic quantum information, analogous to classical bits but capable of being in a superposition of two states. In this thesis, the (opto)electronic integrated circuits of an integrated photonic quantum simulator were developed within the framework of an EU project. A photonic integrated circuit (PIC) enables gate-based quantum simulations with path encoding, implementation of quantum logic gates with interferometers, and evaluation of the results with single-photon avalanche diodes (SPADs). The electronic circuits must be 3D integrated to the PIC, and the power dissipations need to be low to keep the PIC as cool as possible. In this thesis, full custom application-specific integrated circuits (ASICs) were designed and produced in two wafer production runs using 0.18 μm high-voltage CMOS technology from X-FAB. The necessary mixed-signal circuits are split into four heater control chips (PWM ASICs) and a Gater ASIC for the SPADs. Two versions of the Gater ASIC were investigated, a Gater ASIC with monolithically integrated SPAD and a Gater for external SPADs wire-bonded to the ASIC.The Gater ASICs employ a high excess bias voltage of up to 9.9 V and are fully synchronised to the clock of the quantum simulator. Nine individual channels are monolithically realised within every ASIC and each channel can determine if a single photon arrives during the adjustable gating time window, which can be slightly shorter than 1 ns. The Gater with external SPADs on the PIC outputs an extremely low dark count rate in the range of 10 to 100 counts per second, thanks to the short gating windows, and reaches a high photo detection probability PDP of approximately 70 % (635 nm; 9.9 V excess bias). The best channel reaches a PDP of nearly 80 % with the 9.9 V excess bias. The Gater with integrated silicon SPADs achieving a PDP of around 50 % at a wavelength of 635 nm with 9.9 V excess bias. Both Gater ASICs have a total power consumption of less than 250 mW and a cathode slew rate well above 20 GV/s.The PWM ASIC uses a pulse-width modulation (PWM) signal to control the temperature of the interferometers to drastically reduce the losses within the chips and therefore the overall power consumption of the quantum simulator. The variable duration of the pulse directly determines the average heating power delivered to the resistors. The PWM-ASIC uses a delay-line approach to generate the PWM signal and outputs a voltage swing of 9.9 V. The PWM Signal is synchronised to the clock of the quantum simulator and supports a base clock of up to 100 MHz. The chip incorporates 40 PWM channels, each capable of delivering up to 130 mW to 750 Ω heating resistors. Eight additional transimpedance amplifier (TIA) channels are available, enabling real-time monitoring of optical power levels within the PIC for characterisation. The heating power of each channel can be set individually via an SPI interface. All (opto)electronic circuits are monolithically integrated within the ASICs which enable with the PIC a 3D integrated quantum simulator. The developed topologies lay the foundation for a cost-effective integrated quantum simulator with a huge number of quantum gates and detectors that can be operated at room temperature. The novel approaches of all ASICs are fully scalable and can be easily extended to a larger number of qubits. A quantum simulator with a large number of qubits offers significant potential to humanity by helping to understand complex quantum mechanical problems and to find solutions to challenges that could not be simulated or experimentally tested so far.