Das Robot Operating System (ROS) dient als Kommunikationsschnittstelle für viele verschiedene Roboter Systeme. Mit der Einführung von ROS 2 und dem Data Distribution Service (DDS) ließ sich die Übertragungszeit weiter verbessern. Eine weitere Erweiterung stellt micro-ROS dar, die Mikrocontroller an ROS 2 Systeme anbinden kann. Dennoch bestehen in ROS sowie micro-ROS weiterhin Kommunikationsengpässe, die primär durch den hohen Verarbeitungsaufwand der Nachrichtenserialisierung verursacht werden. Während bestehende Literatur serialisierungsfreie Frameworks oder Hardwarebeschleuniger vorschlägt, um die Nachrichtenserialisierung zu beschleunigen, präsentiert diese Arbeit einen Hardware/Software Co-design (HW/SW Co-design) Ansatz unter Nutzung der RISC-V Embedded Vektorerweiterung. Konkret nutzen wir den Echtzeit Vektor Coprozessor Vicuna, um Serialisierungsroutinen zu beschleunigen. Neben der Implementierung eines vektoroptimierten Serialisierungsalgorithmus, wird die zugrundeliegende Hardware durch Fehlerbehebungen und Optimierungen an der Vector Load-Store Unit (VLSU) von Vicuna verbessert. Durch die Erweiterung der VLSU durch mehrere Speicherports, erhöhen wir den Durchsatz von Speicheranfragen signifikant. Wir evaluieren unseren Entwurf in einem Verilator Simulations Framework, welches ein Speichersystem mit einer Latenz gemessen in Taktzyklen und einen CV32E40X RISC-V Host-Core mit dem Vektor Coprozessor Vicuna umfasst. Im Vergleich zu dem Standard Serialisierungsal-gorithmus, der nur auf dem Host-Prozessor läuft, erzielt unser Co-Design mit Vektor Serialisierungsalgorithmus eine 2- bis 50-fache Beschleunigung, die dynamisch mit der Vektorkonfiguration, der Nachrichtenkomplexität und der Payload-Größe skaliert. Diese Ergebnisse demonstrieren die Einsetzbarkeit von micro-ROS auf RISC-V Plattformen mit Vektor Coprozessoren, die gleichzeitig den Kommunikations-Overhead reduzieren und eine Beschleunigung für weitere Robotikanwendungen bieten könnte.
de
The Robot Operating System (ROS) serves as a communication framework for a wide range of robot systems. To reduce message latency, ROS 2 introduced the Data Distribution Service (DDS). Micro-ROS further extends this ecosystem by enabling the use of microcontrollers within the ROS 2 systems. However, communication bottlenecks persist within ROS and micro-ROS, primarily driven by the high processing overhead of message serialization. While existing literature proposes serialization-free frameworks or custom hardware accelerators, this thesis presents a Hardware/Software Co-design (HW/SW Co-design) approach leveraging the RISC-V Embedded Vector Extension. Specifically, we utilize the Vicuna real-time vector coprocessor to accelerate serialization routines. Beyond implementing a vector optimized serialization algorithm, we enhance the underlying hardware by fixing and improving the Vector Load-Store Unit (VLSU) of Vicuna. By integrating multiple memory ports into the VLSU, we significantly increase memory request throughput. We evaluate our design in a Verilator simulation framework featuring a single cycle latency memory system and a CV32E40X RISC-V host core with the Vicuna vector coprocessor. Compared to the default serialization algorithm running on the host processor, our co-design running the vector serialization algorithm achieves a 2x to 50x speedup, scaling dynamically with the vector configuration, message complexity and payload size. These results demonstrate the viability of deploying micro-ROS on RISC-V platforms equipped with vector coprocessors, which can simultaneously mitigate communication overhead and provide acceleration for broader robotic applications.
en
Additional information:
Arbeit an der Bibliothek noch nicht eingelangt - Daten nicht geprüft Abweichender Titel nach Übersetzung der Verfasserin/des Verfassers
