Design of a flexible data path for heterogenous coarse-grain reconfigurable logic circuits

Abstract

Konventionelle ASICs werden typischerweise für eine genau spezi zierte Anwendung entwickelt. Verändern sich nach Produktion die Anforderungen, muss mit hohem Zeitaufwand und hohen Kosten ein neuer ASIC entwickelt und produziert werden. Rekon gurierbare Logikbausteine wie z.B. FPGAs können an Stelle eines ASIC eingesetzt werden, allerdings haben diese Bausteine üublicherweise gravierende Nachteile in Bezug auf Chipfläche, Energiebedarf und Geschwindigkeit. Alternativ dazu kann der ASIC mit grobgranular rekon gurierbarer Logik ausgestattet werden, was eine Anpassung an veränderte Anforderungen mit einem gewissen Spielraum ermöglicht. Anhand des der High-Level-Synthese zugrundeliegenden `Finite State Machine with Data Path' - Modells wurde eine rekon gurierbare Schaltungsarchitektur entwickelt, die eine möglichst hohe Flexibilität in Bezug auf den zu erzielenden Funktionsumfang aufweist. Zum Einsatz kommen rekon gurierbare endliche Zustandsautomaten, verschiedene digitale Schaltungsblöcke sowie ein rekon gurierbares Verbindungsnetzwerk zur Verbindung der einzelnen Schaltungsblöcke. Im Rahmen einer praktischen Anwendung, dem so genannten "Logic Exerciser", mit dem durch Rekon figuration seiner grobgranular rekon gurierbaren Schaltung digitale Signale erzeugt und analysiert werden können, wird die Flexibilität nachgewiesen.

Conventional ASICs are typically designed for a precisely speci ed application. If the requirements change after production, a new ASIC has to be developed and manufactured, which are very time-consuming and costly tasks. Recon gurable logic such as FPGAs can be used instead, but these devices usually have signi cant disadvantages in terms of chip area, power eciency and performance. Alternatively, coarse-grain recon gurable logic can be included in the ASIC, which allows for adaptations to changing requirements within certain bounds, but retains many of the ASIC's advantages such as power eciency and speed. Based on the `Finite State Machine with Data Path' model, which forms the basis for high level synthesis, a highly flexible corase-grain reconfi gurable digital circuit architecture, consisting of recon gurable fi nite state machines, various arithmetic and logical cells as well as a recon gurable interconnect was developed. An example circuit, the so-called "Logic Exerciser", which is able to analyze and generate arbitrary digital signals by recon guration of its coarse-grain recon gurable logic, is implemented to demonstrate the flexibility of the implemented solution.