Physics and characterization of the gate stack in gallium nitride based MIS-HEMTs

Abstract

Die Bedeutung von Elektrizität nimmt zu und dadurch auch die Rolle von Halbleiterbauelementen zur elektrischen Leistungswandlung. Galliumnitrid und verwandte Verbundmaterialien bieten überragende Materialeigenschaften die eine weitere signifikante Verbesserung der elektrischen Eigenschaften dieser Bauelemente ermöglichen. Das in diesem Zusammenhang favorisierte Bauelementekonzept basiert auf einem Aluminumgalliumnitrid/Galliumnitrid Heterostrukturübergang. Ein auf der Aluminiumgalliumnitrid-Barriere abgeschiedenes Dielektrikum wird überlicherweise verwendet um die Gate-Leckströme zu minimieren. Dabei allerdings ist die Dichte an elektrischen Defekten an der Grenzfläche zur Barriere so hoch, dass dies zu extremen Driften der Einsatzspannung führt. In dieser Arbeit wird eine Methode präsentiert, die einen quantitativen Vergleich verschiedener Gate-Strukturen ermöglicht. Im Gegensatz dazu, haben sich die meisten etablierten Methoden zur Charakterisierung der Grenzflächendefektdichte als ungeignet zum Vergleich verschiedene Prozess- und Designvariationen herausgestellt. Die Verfügbarkeit einer solchen Methode ist der Schlüssel zur technologischen Optimierung der Grenzflächeneigenschaften. Der Ansatz basiert auf einer zeitaufgelösten Messung der Relaxation der Einsatzspannungsdriften nach de nierten positiven Stresspulsen am Gate-Kontakt des Bauelements mit varrierender Stressspanung und Stresszeit. Eine systematische Untersuchung unterschiedlicher Dielektrika und Schichtstrukturen hat gezeigt, dass die Stress- und Relaxationszeitkonstanten eine logarithmische Verteilung aufweisen, welche messtechnisch im Bereich von s bis Ms untersucht werden. Es wird dargelegt, warum die Defektprozesse sich nicht mit dem einfachen Bild von Defekten mit diskreten Energieleveln beschreiben lassen. Darüberhinaus wird gezeigt, dass die dielektrische Konstante einen starken Einfluss auf das Driftverhalten hat, wobei die extrahierten Defektdichten direkt mit der dielektrischen Kapazität skalieren, wenn die Gate-Spannung gröer als die kritischen Spannung zur Akkumulation von Elektronen am dielektrischen Interface ist. Daraus wird die Schlussfolgerung gezogen, dass die eigentliche Defektdichte viel höher sein muss und die Messung durch die dielektrische Durchbruchsfestigkeit begrenzt wird.

The importance of electricity is increasing and hence the role of power semiconductor devices for improving the eciency of electrical power conversion systems. Gallium nitride and its compounds oer superior material properties for a further signi cant improvement of these devices. The favored device structure is based on an aluminum gallium nitride/gallium nitride heterojunction. An insulated gate contact on top of the aluminum gallium nitride barrier layer would be much desired to suppress parasitic gate leakage currents. But the high density of interface states between the barrier and the deposited dielectric causes tremendous threshold voltage drifts. In this work, a measurement setup for a time-resolved measurement of the recovery curves of the threshold voltage drift after forward bias gate stress pulses of varying magnitude and duration is developed. This setup enables a quantitative comparison of dierent test samples, whereas most of the established interface characterization methods are not suitable for this purpose. The availability of such a method is of key importance for the technological improvement of the interface quality. This setup is used to perform a systematic study of threshold voltage drift dependency on gate stress bias and time with stress times ranging from 100 ns to 10 ks and recovery times ranging from 1 s and 1 Ms. The typical stress biases are below 10 V. Dierent test samples with dierent dielectric materials, varying dielectric layer thickness and barrier layer thickness are compared. Moreover, the impact of repetitive stress pulses is investigated. The experimental data show a broad distribution of characteristic stress/recovery time constants of threshold voltage drift Vth, as well as an increase with the stress bias. It is concluded that the observed stress/recovery behavior cannot be explained by rst-order defect kinetics. Furthermore, a Coulomb charging of the interface is proposed. In these experiments no saturation of Vth with increasing stress bias and time is found. For small stress bias and short stress times the barrier layer is proposed to be a rate limiter for electron capture processes at the dielectric/III-N interface. Moreover, it is suggested that under spill-over conditions, i.e. accumulation of a second electron channel at the dielectric/III-N interface, the density of trapped electrons under stress scales with the dielectric capacitance. It is argued that the number of defect states at the interface is larger than what can be electrically measured.