Charakterisierung von Hot Carrier Degradation in Siliziumtransistoren

Abstract

Einzelne Defekte in der atomaren Struktur von Metall–Oxid–Halbleiter–Feldeffekttransistoren (MOSFETs) stellen eine ernstzunehmende Bedrohung für die Performance der Bauelemente dar. Solche Defekte werden entweder bei der Herstellung eingebaut oder entstehen im Normalbetrieb. In diesem Zusammenhang spielen Bias–Temperature–Instability und Hot–Carrier–Degradation (HCD), welche üblicherweise eine Erhöhung der Schwellenspannung und Verringerung der Unterschwellensteilheit bewirken, die bedeutendsten Rollen für die Zuverlässigkeit moderner Halbleiterbauelemente. Unter HCD versteht man die Erzeugung von Defekten durch das Aufbrechen von Si–H–Bindungen an der Si/SiO 2 –Grenzschicht in Transistoren durch Wechselwirkung mit energiereichen, oder heissen, Ladungsträgern. Ursprünglich wurde erwartet, dass der Effekt bei immer kleiner werdenden Transistoren verschwindet, jedoch hat sich gezeigt, dass HCD auch in skalierten Bauelementen, in denen hauptsächlich energiearme, oder kalte, Ladungsträger vorkommen, eine maßgebliche Rolle spielt. Obwohl eine Vielzahl an Modellen zur Beschreibung von HCD existieren, sind die zugrunde liegenden Mechanismen bis heute nicht vollständig erklärt. Diese Arbeit widmet sich der detailierten Untersuchung von HCD in SiON MOSFETs mit verschiedenen Gate–Längen. Zuerst werden die Transistoren mit am Institut für Mikroelektronik speziell angefertigen Messgeräten sorgfältig vermessen. Danach werden die verfügbaren Messdaten unter Verwendung des von Tyaginov et al. entwickelten HCD–Modells erklärt. Das Modell verwendet dazu die Ladungsträgerverteilungsfunktionen während der Stressphasen und beschreibt die Beiträge von heißen und kalten Ladungsträgern zur Defekterzeugung. Die benötigten Verteilungsfunktionen der untersuchten Transistoren werden durch Lösen der Boltzmann-Gleichung mittels Spherical-Harmonics-Expansion ermittelt. Aus den ermittelten Verteilungsfunktionen werden mithilfe des HCD–Modells Defektprofile berechnet. Um die Ergebnisse zu überprüfen, werden die Defektprofile zusätzlich experimentell ermittelt und mit den Messdaten verglichen. Die durchgeführten Experimente zeigen eindeutig, dass die Auswirkungen von HCD auf Langkanaltransistoren stärker sind als auf die untersuchten Kurzkanaltransistoren. Außerdem wird beobachtet, dass die Genauigkeit der Simulationen stark von den von Stoßionisation verursachten Beiträgen zu den Ladungsträgerverteilungsfunktionen abhängt. Schlussendlich können die Degradationsmessungen mit den verwendeten Defektmodellen konsistent erklärt werden.

Single defects in the atomic structure of metal-oxide-semiconductor transistors (MOSFETs) are a serious threat for device performance. Such defects can either be incorporated during the device fabrication process or, even worse, defects can be generated during normal device operation. In this context, bias temperature instabilities and hot-carrier degradation (HCD) are the most prominent reliability issues in modern transistor technologies and are typically responsible for a shift of the device threshold voltage and a reduction of the subthreshold slope. More detailed, HCD refers to the depassivation of Si–H bonds at the semiconductor–insulator interface, generating electrically active defects in the process. While HCD was originally believed to be exclusively caused by high–energy, or hot carriers and would disappear with device scaling, it has been found that the effect is actually more severe within scaled devices, since multiple low–energy, or cold carriers can trigger the effect as well. While several empirical and physics-based models have been developed to describe the effect, its subtleties are still not completely understood. Within this work, HCD in SiON MOSFETs with various gate lengths is investigated more closely. First the packaged devices are carefully measured using the custom made defect probing framework of the Institute for Microelectronics. Next, the measurement data at hand is explained by employing the physics based HCD model developed by Tyaginov et al. This model relies on the carrier distribution functions during stress phases, and describes the contributions of both hot and cold carriers to the defect generation process properly. The required carrier distribution functions of the investigated devices are obtained solving the Boltzmann Transport Equation using spherical harmonics expansion. From the obtained DFs, defect distribution profiles are calculated through the HCD model. For the purpose of validation, defect profiles are also obtained experimentally and compared to the simulation results. The conducted experiments clearly reveal that HCD is more pronounced in long channel devices than in the investigated short channel transistors. It has also been observed, that the accuracy of the simulations is strongly sensitive to the carrier distribution functions considering impact ionization. Finally the degradation measurements can be consistently explained by the employed physical defect models.