Devices and circuits for stateful logic and memristive sensing applications

Abstract

Die Skalierung der CMOS-Technologie steht vor fundamentalen physikalischen und finanziellen Grenzen. Die steigende Nachfrage nach kostengünstiger Elektronik mit verbesserte Leistung beschleunigte die Erforschung neuer Konzepte und alternativer Technologien, um bestehende CMOS-Lösungen zu ersetzen oder zumindest zu ergänzen. Die Ruhezustandsverlustleistung auf Grund von Leckströmen ist zu einer bedeutenden Herausforderung in heutigen CMOS-VLSI-Schaltungen geworden. Die Einführung von Nichtflüchtigkeit in CMOS-Schaltungen ist eine vielversprechende Lösung, um dieses Problem zu bewältigen. Speziell die aufstrebenden nichtflüchtigen Widerstandsschaltspeicher, welche vielversprechende Kandidaten für zukünftige universelle Speicher sind, sind sehr attraktiv. Diese haben auch großes es Potenzial für neue Anwendungen jenseits der nichtflüchtigen Speicher, da diese neue funktionale Merkmale für Berechnungen sowie Messungen ermöglichen, die in konventionellen Systemen nicht zugänglich sind. Diese Dissertation befasst sich mit zustandsbehafteter Logik auf Bauelement-, Schaltungs- und Architekturebene. Zustandsbehaftete Logik erlaubt die simultane Verwendung von memristiven Bausteinen als nichtflüchtige Speicher (Flipflop) und Recheneinheit (Gatter). Daher verwirklicht nichtflüchtige Logik in Speicherschaltungen einen inhärent energieverbrauchslosen Ruhezustand und eröffnet die Möglichkeit einer Abkehr von der Von Neumann Architektur. Neben der Anwendung als Speicher oder Logikgatter sind auch Analog- und Messapplikationen möglich. Die einzigartigen Eigenschaften von memristiven Bauelementen werden für neuartige ladungs- und flussbasierte Messschemata genutzt. Auf Grund seiner unbegrenzten Zustandshaltung und Kompatibilität mit CMOS wird die STT-MTJ (spin-transfer torque magnetic tunnel junction) als ein sehr vorteilhaftes Bauteil für zustandsbehaftete Logik vorgeschlagen. Zusätzlich wird gezeigt, dass diese im Gegensatz zu anderen Bauelementen (z.Bsp. Memristoren basierend auf Titandioxid) keine Zustandsdriftfehlerakkumulation wegen ihrer Bistabilität aufweisen. Daraus resultierend wird die Notwendigkeit eines Auf{}frischungskreises in zustandsbehafteten Logikschaltkreisen eliminiert. Ein neues auf STT-MTJ-basierendes Implikationslogikgatter mit einer stromgesteuerten Schaltungstopologie wird vorgeschlagen. Eine Zuverlässigkeitsmodellierung und eine Analyse zustandsbehafteter Logikarchitekturen zur Optimierung und zum Vergleich unterschiedlicher zustandsbehafteter Logikgatter wird präsentiert. Es wird gezeigt, dass das Implikationsgatter die dem aktuellen Stand der Technik entsprechenden Gatter bezüglich Zuverlässigkeit und Energieverbrauch übertrifft. Eine inhärent strukturelle Asymmetrie des vorgeschlagenen Implikationslogikgatters verursacht jedoch eine signifikante Begrenzung des Fan-Out und der Flexibilität von Berechnungen. Dank der einfachen Integration von MTJs oberhalb von CMOS-Schaltkreisen kann dieses Asymmetrie-Problem mittels der Verwendung des Zugriffstransitors einer Ein-Transistor/Ein-MTJ-Zelle (1T/1MTJ) als spannungsgesteuerter Widerstand elegant gelöst werden. Da die 1T/1MTJ-Zelle das Basiselement des kommerziellen STT-operierenden MRAM (magnetoresisitve random-access memory) darstellt, kann die vorgeschlagene Implementierung auf eine zustandsbehaftete STT-MRAM-Logikarchitektur erweitert werden. Die Logikarchitektur bietet ein vollständiges Logiksystem, weist eine simple Schaltkreisstruktur auf, delokalisiert die Berechnungsexekution, adressiert das Fan-Out-Problem und eliminiert die Notwendigkeit von Zwischenschaltkreisen. Es wird dadurch auch die parallele Ausführung von Berechnungen ermöglicht. Die Vorteile der MRAM-basierten zustandsbehafteten Logik werden auf Logikfunktionsausführungsebene demonstriert und auf Schaltungsebene für MRAM-basierte nichtflüchtige Halb- und Volladdiererimplementationen belegt. Zusätzlich werden in dieser Dissertationsschrift neue ladungs- und flussbasierte Messschemata vorgeschlagen, in dem die einzigartige Eigenschaft von memristiven Bauteilen den applizierten Strom- und Spannungsverlauf aufzuzeichnen genutzt wird. Die memristive Messmethode reduziert die Kapazitäts-, Induktivitäts- und Leistungsmessung auf eine (simple) Widerstandsmessung. Unter Ausnützung der speziellen Eigenschaften der Domänenwanddynamik und deren Abhängigkeit von Form und Geometrie eines Domänenwand-Spintronik-Memristors, wird die Möglichkeit ladungsbasierter Kapazitäts- und flussbasierter Induktivitätsbestimmung mittels zweier unterschiedlicher geometrischer Profile für Domänenwand-Spintronik-Memristoren aufgezeigt. Die memristive Messmethode ist auch für zeitlich variierende Induktivitäten und Kapazitäten geeignet und zeigt daher großes Potenzial für Verwendung in induktiven und kapazitiven Sensoranwendungen.

The scaling of CMOS technology is facing fundamental physical and financial limitations. The increasing demand for cost effective electronics with enhanced performance has accelerated the investigation of new concepts and alternative technologies to replace or at least to supplement CMOS. Standby power dissipation due to leakage has become a major challenge of today's CMOS VLSI circuits. Introducing non-volatility into CMOS circuits is a promising solution to overcome this issue. Especially, emerging non-volatile resistance switching memory (memristive) devices, which are promising candidates for future universal memory, are very attractive. They also have a great potential to lead novel applications beyond the non-volatile memory by the possibility to provide novel functional properties in computing as well as sensing that are not accessible in conventional systems. In this thesis, stateful logic systems are studied at the device, circuit, and architecture levels. Stateful logic enables memristive devices to serve simultaneously as non-volatile memory (latches) and computing units (gates). Therefore, it inherently realizes non-volatile logic-in-memory circuits with zero-standby power and opens the door for a shift away from the Von Neumann architecture. Besides memory and logic applications also analog and sensing applications are feasible. The unique properties of the memristive devices are exploited to introduce novel non-volatile charge- and flux-based sensing schemes. Because of unlimited endurance and CMOS compatibility, the spin-transfer torque magnetic tunnel junction (STT-MTJ) is proposed as a very favorable device for stateful logic. In addition, it is shown that unlike other devices (e.g. memristors based on titanium dioxide), the STT-MTJ-based logic gates do not show any state drift error accumulation due to the magnetic bistability. As a result, the need for refreshing circuits in stateful logic circuits is eliminated. A new STT-MTJ-based implication logic gate with a current-controlled circuit topology is proposed. Reliability modeling and analysis of the stateful logic architectures for optimization and comparison of different stateful logic gates are presented. It is demonstrated that the implication gate outperforms state-of-the-art gates in terms of reliability and energy consumption. However, an inherent structural asymmetry of the proposed implication logic gate causes significant limitations for the non-volatile fan-out and the flexibility of the computations. Thanks to the easy integration of MTJs on top of a CMOS circuit, an elegant solution is presented to address this asymmetry issue by using the access transistors of one-transistor/one-MTJ (1T/1MTJ) cells as voltage-controlled resistors. Because a 1T/1MTJ cell is the basic element of the commercialized STT-operated magnetoresistive random-access memory (MRAM), the proposed implementation becomes generalizable to a stateful STT-MRAM logic architecture. This logic architecture is computationally complete, has a simple circuit structure, delocalizes computational executions, addresses the fan-out issue, and eliminates the need for intermediate circuitry. It also enables parallel computations. Advantages of the MRAM-based stateful logic are demonstrated at the level of logic functions executions and are proven at the circuit level by considering MRAM-based non-volatile half adder and full adder implementations. In addition novel charge- and flux-based sensing schemes are proposed in this thesis by using the unique ability of memristive devices to record the historic profile of the applied current/voltage. The memristive sensing method reduces the capacitance, inductance, and power measurements to a (simple) resistance measurement. Using the pecularities of the domain wall dynamics depending on the shape and the geometry of a domain wall spintronic memristor, the possibility of charge-based capacitance and flux-based inductance sensing is demonstrated, when two different spatial shapes of the domain wall spintronic memristors are employed. The memristive sensing method is also suitable for measuring time-varying inductances and capacitances and thus shows great potential for use in inductive and capacitive sensor applications.