Pass-through logic optimizations in NEM technology

Abstract

Die Complementary Metal-Oxide-Semiconductor (CMOS) Technologie hat in den vergangenen Jahren entscheidende Fortschritte in Skalierung, Zuverlässigkeit und Erschwinglichkeit elektronischer Geräte ermöglicht. Dennoch haben grundlegende Einschränkungen, wie Leckströme und die Temperaturabhängigkeit der Schwellenspannung, ihre Anwendung in extremen Umgebungen beschränkt. Diese Herausforderungen haben das Interesse an nanoelektromechanischen (NEM) Relais neu belebt, die für den Einsatz in energieeffizienten Embedded-Geräten unter hohen Temperaturen oder starker Strahlung geeignet sind.Aufgrund ihrer physikalischen Eigenschaften vermeiden NEM-Relais Leistungsverluste durch Leckströme und zeigen eine hohe Temperaturresistenz. Eine breite Anwendung wird jedoch durch ihre vergleichsweise große Abmessung, die geringe Fertigungsausbeute sowie die eingeschränkte Unterstützung in modernen Synthesewerkzeugen erschwert.Diese Arbeit adressiert diese Herausforderungen, indem Optimierungstechniken untersucht werden, die die Anzahl der benötigten Bauelemente minimieren und deren Einfluss auf den längsten topologischen Pfad in NEM-basierten Schaltungen analysieren.Im Detail werden drei Ansätze betrachtet: Binary Decision Diagrams (BDDs), Biconditional Binary Decision Diagrams (BBDDs) und Multiplexer-Inverter Graphs (MuxIG). Experimentelle Ergebnisse zeigen, dass alle drei Methoden die Gesamtanzahl der Bauelemente im Vergleich zu herkömmlicher, CMOS-optimierter Synthese deutlich reduzieren. Unter ihnen erzielen die MuxIGs die größte Reduktion, zeigen Skalierbarkeit und bewältigen sämtliche getesteten Schaltungen. BDDs und BBDDs liefern vergleichbare Verbesserungen bei der Anzahl der Bauelemente und erreichen die beste Reduktion des längsten topologischen Pfads, sind jedoch in ihrer Skalierbarkeit bei großen Schaltungen eingeschränkt.Die Beiträge dieser Arbeit sind wie folgt: (i) eine Open-Source-Bibliothek zur BBDD-Manipulation, (ii) eine Erweiterung des Yosys-Synthese-Frameworks für NEM-spezifische Optimierungen sowie (iii) eine vergleichende Evaluation, die die Abwägungen zwischen unterschiedlichen Logik-Optimierungstechniken für NEM-Technologie hervorhebt. Zusammengenommen vertiefen diese Ergebnisse das Verständnis des NEM-basierten Schaltungsdesigns und leisten einen Beitrag zur Entwicklung spezialisierter EDA-Werkzeuge.

Complementary metal-oxide-semiconductor (CMOS) technology has enabled major advances in scaling, reliability, and affordability of modern electronic devices. However, fundamental physical limitations, most notably the off-state leakage current and the temperature dependence of the threshold voltage, restrict its application in harsh environments without additional design effort. These challenges have revived interest in nanoelectromechanical (NEM) relays for low-power embedded devices operating under high temperature or radiation. NEM devices inherently eliminate leakage power and exhibit strong temperature resistance. Their relatively large size, low fabrication yield, and limited support in state-of-the-art optimization tools, however, hinder widespread adoption.This thesis addresses these challenges by investigating optimization techniques that minimize device count and analyze their impact on the longest topological path in NEM-based circuits.Three approaches are studied in detail: Binary Decision Diagrams (BDDs), Biconditional Binary Decision Diagrams (BBDDs), and Multiplexer-Inverter Graphs (MuxIGs). Experimental results show that all three methods significantly reduce the overall device count compared to conventional CMOS-oriented synthesis. Among them, the MuxIG achieves the largest reduction while also demonstrating scalability across all benchmark circuits. BDDs and BBDDs yield comparable improvements in device count and achieve the best reduction in the longest topological path, though their scalability is limited for large circuits.The contributions of this thesis are: (i) an open-source BBDD manipulation library, (ii) an extension of the Yosys synthesis framework for NEM-aware optimization, and (iii) a comparative evaluation that highlights trade-offs between different logic optimization techniques for NEM technology. Together, these results advance the understanding of NEM-based circuit design and contribute to the development of specialized EDA tools.