Title: Rekonfigurierbare Befehlssatzerweiterung zur Leistungssteigerung von Universalprozessoren
Other Titles: Reconfigurable instruction set extension for a performance increase of universal processors
Language: Deutsch
Authors: Mader, Günther 
Qualification level: Diploma
Advisor: Dietrich, Dietmar 
Assisting Advisor: Schupfer, Florian 
Rathmair, Michael 
Issue Date: 2014
Number of Pages: 78
Qualification level: Diploma
Abstract: 
Rechenleistung, Energieeffizienz und Entwicklungsaufwand sind wesentliche Parameter bei der Entwicklung von Embedded Systems. Um diese Anforderungen zu erfüllen reicht es meist nicht aus einen leistungsstarken Universalprozessor mit mehreren Kernen zu verwenden. Der Trend geht daher in Richtung Verwendung von spezialisierter Hardware zur Unterstützung der Universalrechenkerne. So verfügen moderne Systeme oft neben mehreren Hauptprozessoren über eine immer größer werdende Anzahl von zusätzlichen Berechnungseinheiten, welche die Abarbeitung komplexer Funktionen Beschleunigen [4]. Ziel ist die Optimierung des Verhältnisses von Rechenleistung und Energieeffizienz für das jeweilige Anwendungsgebiet. Um den Entwicklungsaufwand in Grenzen zu halten ist dabei eine effiziente Wiederverwendung des Designs erforderlich. Deshalb beschäftigt sich diese Diplomarbeit mit rekonfigurierbarer Hardware, welche sowohl Wiederverwendung des Designs bei der Hardwareentwicklung als auch von Hardwareressourcen während des Betriebs ermöglicht. Es wird ein Ansatz erarbeitet, der es erlaubt den Befehlssatz eines Universalprozessors zu erweitern. Dieser sieht eine Art Modulsystem vor um auch Änderungen und Erweiterungen des Applikationsgebietes für zukünftige Anwendungen abzudecken. Es besteht aus dem eigentlichen Prozessor mit einer generischen Schnittstelle und beliebigen rekonfigurierbaren Erweiterungsfunktionseinheiten, die daran angeschlossen werden können. Berechnungen und Konfigurierung der Erweiterungsblöcke werden über die Schnittstelle mit Erweiterungsbefehlen ausgeführt. Das ermöglicht hardware- und softwareseitig eine effiziente Wiederverwendung von Ressourcen, Design und Entwicklungsumgebung. Durch eine geeignete Demoimplemtierung wird die Funktionsfähigkeit des vorgestellten Ansatzes gezeigt und die durch die rekonfigurierbaren Erweiterungsinstruktion erzielbaren Steigerungen von Rechenleistung und Energieeffizienz dargestellt.

Processing power, energy efficiency and development effort are essential parameters in the development of embedded systems. To meet these requirements, the use of a powerful general purpose processor with multiple cores is mostly not enough. Therefore the trend is towards the use of specialized hardware to support the general purpose computing cores. Modern systems often have several major processors and a permanently growing number of additional computation units, which accelerate the execution of complex functions [4]. The aim is to optimize the ratio of computing performance and energy efficiency for the desired application. In order to keep the development effort within reasonable limits efficient reuse of the design is required. To achieve this goal this thesis deals with reconfigurable hardware, which enables reuse of both hardware design in the development stage and hardware resources during operation. An approach that allows to extend the instruction set of a general-purpose processor is developed. This provides a kind of module system to cover modifications and extensions of the application area also for future applications. It consists of the main processor with a generic interface and reconfigurable functional units as extensions which can be connected thereto. Calculations and configuration of the extension blocks are executed with extension commands via the interface. This enables hardware- and software-efficient reuse of resources, design and development environment. By a suitable implementation for demonstration the functionality of the proposed approach is shown and increases in computing power and energy efficiency achieved by the reconfigurable expansion instructions are illustrated.
Keywords: Prozessorarchitektur/rekonfigurierbarer Prozessor
processor architecture/reconfigurable processor
URI: http://media.obvsg.at/AC11600618-2001
Library ID: AC11600618
Organisation: E384 - Institut für Computertechnik 
Publication Type: Thesis
Hochschulschrift
Appears in Collections:Thesis

Files in this item:


Page view(s)

8
checked on Jul 4, 2021

Download(s)

14
checked on Jul 4, 2021

Google ScholarTM

Check


Items in reposiTUm are protected by copyright, with all rights reserved, unless otherwise indicated.