Electromigration in interconnect structures

Abstract

3D-Integration ist eine neuartige Technologie in der Mikroelektronik und eine Notwendigkeit für die Entwicklung von leistungsfähigeren Systemen in Bezug auf Größe, Geschwindigkeit und Energieverbrauch. Dabei werden die einzelnen Chips übereinander gestapelt, wodurch kürzere elektrische Verbindungen (Interconnects) möglich sind. Für die Verbindungen zwischen den gestapelten Chips sorgen neuartige elektrische Verbindungselemente wie offene Through-Silicon-Vias. Wie alle Interconnect-Strukturen sind auch diese der Elektromigration unterworfen. Elektromigration ist der gerichtete Materialtransport in Metallen ausgelöst durch die heutzutage gebräuchlichen hohen Stromdichten. An Stellen an denen Material abtransportiert wird, führt dies zu erheblichen mechanischen Spannungen. Dieser Materialtransport kann auch zur Unterbrechung der Schaltkreise führen. Elektromigrationsbedingter Leitungsausfall in Hinblick auf Leitungsunterbrechungen kann auf zwei unterschiedliche Arten entstehen. Bei der ersten Art führt die mechanische Belastung zu einem Riss quer durch das Interconnect und unterbricht damit die leitende Verbindung, welche damit zu einem abrupten Widerstandssprung führt. Im Gegensatz dazu führt bei der zweiten Art die mechanische Spannung zur Bildung eines Voids, also zu einem Hohlraum in dem kein Metall mehr vorliegt, welches die Leiterbahn nicht vollständig unterbricht und damit keinen Leitungsausfall hervorruft. Dieses Void kann dann in weiterer Folge in dem Metall durch die Elektromigration wandern und wachsen, was mit der Zeit den Widerstand der Leitung erhöht, bis dieser die Anforderungen des integrierten Schaltkreises übersteigt. Traditionell werden Interconnect-Strukturen experimentell unter beschleunigten Testbedingungen getestet. Diese Experimente dauern jedoch sehr lange und die Planung hat äußerst sorgfältig zu geschehen, um aussagekräftige Ergebnisse für die Beurteilung der Zuverlässigkeit zu gewährleisten. Daher ist der verstärkte Einsatz von Modellen und Simulationen dieses Phänomens ein wichtiges Hilfsmittel, um die Entwicklung von integrierten Schaltungen zeitsparender und kostengünstiger zu gestalten. In dieser Arbeit wurde ein Elektromigrationsmodel in ein kommerzielles Softwarepacket implementiert um eine möglichst einfache und breite Verwendbarkeit in der Industrie zu gewährleisten. Diese Software basiert auf der Finite-Elemente-Methode. Hierfür wurden die neuesten Modelle herangezogen und diese erlauben die Simulation der beiden oben beschriebenen Interconnect-Ausfallarten. Für die Implementierung des Voidwachstums wurde auf die Phasenfeldmethode zurückgegriffen. Diese erlaubt die Simulation von Voids, ohne dass nach einer Bewegung der Voidoberfläche erneut ein Gitter erzeugt werden muss. Dies ist möglich, da das Void sowie das Metall des Interconnects in der selben Domäne liegen und die Unterscheidung nur durch den Wert des Ordnungsparameters realisiert wird. Weiters wurde erstmalig die Implementierung zur Untersuchung der Widerstandsfähigkeit eines offen Through-Silicon-Vias gegen Elektromigration verwendet. Dabei wurden im ersten Schritt die Stellen lokalisiert, welche der höchsten Elektromigartionsbelastung ausgesetzt sind. Diese sind dort zu finden, wo die lokale Stromdichte am höchsten ist und in Folge dessen Current-Crowding auftritt. Diese Stellen sind insbesondere an Ecken und Kanten in der leitenden Struktur zu finden, welche besonders an den Stellen ausgeprägt sind, an denen das Aluminium mit dem Wolfram überlappend für die Galvanische Verbindung sorgt. Weiters ist der Vakanzenfluss durch Elektromigration vom Aluminium zum Wolfram blockiert, da Wolfram eine wesentlich höhere Beständigkeit gegen Elektromigration aufweist. Dadurch sammeln sich die Vakanzen nahe der Grenzfläche an und es bildet sich mechanische Spannung aus. In weiterer Folge sammeln sich im gesamten Aluminiumgebiet weitere Vakanzen an und die mechanische Spannung steigt weiter. Für den Eintritt einer Rissbildung wurde eine Spannung definiert und Simulationen für unterschiedliche Stromstärken durchgeführt. Die dadurch erhaltenen Zeitspannen bis zum Ausfall (time to failure) wurden dann anhand der Black'schen Gleichung zu einem Kompaktmodell kalibriert und zeigen eine gute Übereinstimmung zu den Vorhersagen Blacks. Auch das Auftreten eines Voids und dessen zeitliche Entwicklung wurde simuliert. Hierfür wurde an die vorausgegangenen Simulationen angeknüpft und ein Void an jene Stelle gesetzt, bei der die höchste mechanische Spannung zu beobachten war. Die Simulation zeigte, dass das Void in Richtung des Aluminium-Wolfram-Übergangs zu wandern begann und dort angekommen weiter an Größe zunahm. Dadurch erhöhte sich der Widerstand bis die Leiterbahn eine Unterbrechung aufwies, welche letztlich zu einem abrupten Widerstandsanstieg führte. Auch diese Simulationen wurden für verschiedene Stromstärken durchgeführt und mittels der Black'schen Gleichung gefittet. Die beiden gefitteten Kompaktmodelle erlauben die Vorhersage der Ausfallzeiten für diese Struktur unter Berücksichtigung verschiedener Parameter (z.B. Stromdichten, Temperatur) und sind damit ein wichtiges Werkzeug für die Entwicklung von integrierten Schaltungen.

3d-Integration is a novel technology in microelectronics and a necessity for the development of systems with enhanced performance with respect to size, speed, and power consumption. Thereby, the individual chips are stacked on top of each other, thus shortened electrical connections (interconnects) are possible. For the connections between the stacked chips novel electrical connection elements such as open through-silicon-vias are utilized. As all interconnect structures also these suffer from electromigration. Electromigration is the directed material transport in metals triggered by the nowadays common high current densities. At locations where material transport occurs, this leads to significant mechanical stress. The material transport can also lead to an interruption in the circuit. Electromigration mediated line failure with respect to line disruptions can arise from two different modes. In the first mode the mechanical load leads to a crack across the interconnect and through this to an interruption of the conducting connection, which results in an abrupt resistance jump. In contrast to this, in the second mode, the mechanical stress leads to the formation of a void, thus to a hollow region where metal can no longer be found which does not fully interrupt the metal track and thereby does not generate a line failure. This void can further migrate and grow in the metal, which with time increases the line resistance, until the specification of the integrated circuit is exceeded. Traditionally interconnect structures are tested experimentally under accelerated test conditions. These experiments last very long and the planing must be very carefully carried out, in order to ensure meaningful results for the evaluation of the reliability. Therefore, the increased utilization of models and simulation of this phenomenon is an important tool to develop integrated circuits more economically regarding time and cost. In this work an electromigration model was implemented in a commercial software in order to ensure the easiest and broadest exploitation in industry. This software is based on the finite-element-method. For this the newest models were considered, which allow for the simulation of both above-mentioned interconnect failure modes. For the implementation of void evolution a phase-field-model was facilitated. This allows for the simulation of voids without requiring remeshing after the void surface movement. This is possible, since the void and the interconnect metal lie within the same domain and the distinction is realized only through the value of the order parameter. Furthermore, for the first time, this implementation for the assessment of the durability of an open through-silicon-via under electromigration was employed. In the first step the regions were localized which experience the highest electromigration load. They are found at the locations were the current density is highest and subsequently current crowding appears. These locations are found especially in corners and edges of the conducting structure, which are particularly pronounced at the overlapping area of the aluminium and the tungsten, which realizes the galvanic connection. Further is the vacancy flow through electromigration from the the aluminium to the tungsten blocked, since tungsten possesses a much higher durability against electromigration. Thus, vacancies gather close by the interface and a mechanical stress is formed. Subsequent thereto more vacancies are accumulated in the entire aluminium region and the mechanical stress rises further. For the occurrence of a crack formation a threshold was defined and simulations for different current values were performed. The gained times to failure were used to calibrated a compact model via the Black equation and showed good agreement in comparison to Black's predictions. Also the occurrence of a void and its time evolution have been simulated. For this purpose previous simulations were continued and a void was placed at the location were the highest mechanical stress was observed. This simulation revealed that the void started to migrate towards the aluminium/tungsten interface and after reaching it further grew in size. Thus, the resistance increased, until the metal line showed a disruption which lead also to an abrupt resistance jump. Also these simulations were carried out for different current values and fitted with the Black equation. These two fitted compact models allow the prediction of the time to failure for the structure under consideration with different parameters (e.g. current density, temperature) and therefore are an important tool for the development of integrated circuits.