Characterization of Al-Defects in 4H-SiC MOSFETs

Abstract

Wide band-gap semiconductors possess many favorable properties over the already well understood silicon technology. A popular wide band-gap semiconductor is the silicon carbide (SiC) polytype 4H-SiC. The low on-state resistance Ron, high critical field Ecrit and high saturation drift velocity makes this material favorable to silicon (Si) in high power, high voltage, high temperature and high frequency applications. Despite of its beneficial properties, the SiO2/4H-SiC interface quality still presents a challenge in the development of superior 4H-SiC metal oxide semiconductor field effect transistors (MOSFETs). The SiC junction field effect transistor (JFET) avoids this problem and was therefore the first marketed SiC power switch. However, it is a normally on-type device, making it undesirable for power device applications, where the failure of the gate driver would lead to high unintended currents. Therefore, the improvement of the SiC MOSFET is of high interest for many green applications.Although SiC MOSFETs are superior to Si MOSFETs in theory in many ways, the inversion channel mobility of 4H-SiC MOSFETs is yet to be improved and stays behind its bulk value by at least one order of magnitude. This is attributed to the high density of interface traps at the SiO2/4H-SiC interface as they are the root cause for the low mobility that is measured from SiC MOS transistors. Many theories have been proposed as to their origin. Recent investigationsby N. Smith and J. Berens suggest that Al-complexes at the interface are linked to the mobility in the inversion channel. This quantity is found from literature to be in the order of 0.4 cm2/Vs to 50 cm2/Vs, depending on the processing.In this thesis, a MOSFET-test structure on several differently processed samples is investigated.Current-voltage characteristics as well as deep level transient spectroscopy (DLTS)/minority carrier transient spectroscopy (MCTS) techniques are applied to identify possible defect candidates that influence the mobility of the device. Using these measurement techniques, the defects are identified by their trap levels which can be extracted from the experimental data. Drain currentdeep level transient spectroscopy (ID-DLTS) and gate-capacitance DLTS are conducted alongside MCTS measurements of body diodes in different regions of the test structure to differentiate bulk- from interface defects. By employing ID-DLTS measurements, a trap level at EC - 320 meV is observed in the reference sample which is associated with a characteristic drop in steady-statedrain current at the temperature where the corresponding DLTS-peak appears. This trap is missing in one of the differently processed samples, which also showed a significantly higher room temperature low field effective mobility. It is therefore believed that the identified trap has a detrimental effect on the inversion channel mobility.In this thesis, several interface- and bulk defects are identified. The interface state density could be decreased by the approximate factor 2.5 by the alternative processing. From the measurements, a strong reduction of the interface state density near the conduction band edge can be derived. The alternative processing therefore produced MOSFETs with a lower interfacestate density and higher inversion channel mobility.

Die Materialeigenschaften von Halbleitern, welche eine große Bandlücke aufweisen, sind denen der bereits wohl etablierten Silizium (Si)-Technologie in mehrerlei Hinsicht überlegen. Ein beliebter Vertreter dieser Gruppe ist der Siliciumcarbid-Polytyp 4H-SiC. Dieser ist durch seinen niedrigen Durchgangswiderstand Ron, ein hohes kritisches Feld und eine hohe Sättingungsdriftgeschwindigkeit Si für Anwendungen mit geringen Verlusten, hohen Spannungen, Temperaturen und Frequenzen vorzuziehen. Trotz der positiven Materialeigenschaften stellt die SiO2/4H-SiC Grenzfläche eine Herausforderung in der Fertigung hoch performanter 4H-SiC MOSFETs dar. Der SiC JFET umgeht dieses Problem und war deshalb der erste SiC Leistungsschalter, welcher kommerziell verfügbar war. Die Verbesserung des SiC MOSFET ist jedoch trotzdem von hohem Interesse, da der SiC JFET selbstleitend ist, eine in der Leistungselektronik unerwünschte Eigenschaft.Obwohl SiC MOSFETs der Si-Variante theoretisch in vielerlei Hinsicht überlegen wären, muss besonders die Mobilität im Inversionskanal verbessert werden, da sie noch um mindestens den Faktor 10 kleiner ist als die Bulk-Mobilität. Die abweichende Beweglichkeit der Ladungsträger im Kanal des Transistors wird oft mit einer erhöhten Zustandsdichte an der SiO2/4H-SiC Grenzfläche in Verbindung gebracht, über deren Herkunft verschiedene Theorien existieren. Aktuelle Untersuchungen von J. Berens und N. Smith berichteten von einem negativen Einfluss von Al-Komplexen auf diese Beweglichkeit, die sich, abhängig von der Prozessierung, laut Literatur üblicherweise im Bereich 0.4 cm2/Vs bis 50 cm2/Vs bewegt.Um diesen Effekt besser zu verstehen wird eine MOSFET-Teststruktur auf verschieden prozessierten Proben mit Strom-Spannungs-Charakteristika sowie DLTS/MCTS-Techniken untersucht um einen Defekt zu identifizieren, welcher anhand seines Trap-Levels bestimmt werden kann, der die Mobilität negativ beeinflusst. Drain-Strom DLTS (ID-DLTS) und Gate-Kapazitäts-DLTS Messungen sowie MCTS-Messungen von Body-Dioden in verschiedenen Regionen der Teststruktur werden analysiert, um die gefundenen Defekte in Bulk- und Grenzflächendefekte aufzuteilen. Ein Trap-Level bei EC - 320 meV in den ID-DLTS-Spektra zeigt einen Einbruch des GleichgewichtsDrainstroms bei der Temperatur, bei der auch der entsprechende Peak in den Spektra zu findenist. Dieser Defekt kommt nicht in einer der experimentell prozessierten Proben vor, welche eine wesentlich höhere effektive Mobilität, die mithilfe der Methode von Ghibaudo aus den Transferkennlinien extrahiert wurde, bei Raumtemperatur aufweist. Es ist davon auszugehen, dass der identifizierte Defekt einen negativen Einfluss auf die Mobilität im Inversionskanal hat. Diese Arbeit präsentiert eine Auflistung zahlreicher experimentell bestimmer Gränzflächen und Bulkdefekte. Die Grenzflächendefektdichte, bestimmt mit verschiedenen Methoden, konnte durch die alternative Prozessierung um den ungefähren Faktor 2.5 reduziert werden. Aus den Messungen kann auf eine besonders starke Reduktion der Grenzflächendefektdichte nahe der Leitungsbandkante geschlossen werden. Mithilfe der alternativen Prozessierung konnten MOSFETs mit geringerer Grenzflächendefektdichte und höherer Beweglichkeit der Ladungsträger im Inversionskanal erzeugt werden.